View source for परिवहन ने वास्तुकला को ट्रिगर किया

{{Short description|Type of computer processor design}}
[[कंप्यूटर आर्किटेक्चर]] में, ट्रांसपोर्ट ट्रिगर्ड आर्किटेक्चर (टीटीए) एक प्रकार का प्रोसेसर_(कंप्यूटिंग) डिज़ाइन है जिसमें प्रोग्राम सीधे प्रोसेसर के आंतरिक ट्रांसपोर्ट [[बस (कंप्यूटिंग)]] को नियंत्रित करते हैं। गणना डेटा ट्रांसपोर्ट के साइड इफेक्ट के रूप में होती है: एक [[कार्यात्मक इकाई]] के ''ट्रिगरिंग पोर्ट'' में डेटा लिखने से गणना शुरू करने के लिए कार्यात्मक इकाई ट्रिगर हो जाती है। यह वैसा ही है जैसा [[सिस्टोलिक सरणी]] में होता है। अपनी मॉड्यूलर संरचना के कारण, टीटीए अनुकूलित डेटापथ के साथ [[एप्लिकेशन-विशिष्ट निर्देश सेट प्रोसेसर]] (''एएसआईपी'') के लिए एक आदर्श प्रोसेसर टेम्पलेट है, लेकिन निश्चित फ़ंक्शन हार्डवेयर एक्सेलेरेटर की अनम्यता और डिज़ाइन लागत के बिना।

आमतौर पर एक ट्रांसपोर्ट ट्रिगर प्रोसेसर में कई ट्रांसपोर्ट बसें और बसों से जुड़ी कई कार्यात्मक इकाइयाँ होती हैं, जो निर्देश स्तर की समानता के लिए अवसर प्रदान करती हैं। समानता को प्रोग्रामर द्वारा सांख्यिकीय रूप से परिभाषित किया गया है। इस संबंध में (और स्पष्ट रूप से बड़ी निर्देश शब्द चौड़ाई के कारण), टीटीए आर्किटेक्चर बहुत लंबे निर्देश शब्द (वीएलआईडब्ल्यू) आर्किटेक्चर जैसा दिखता है। एक टीटीए निर्देश शब्द कई स्लॉट से बना है, प्रति बस एक स्लॉट, और प्रत्येक स्लॉट संबंधित बस पर होने वाले डेटा परिवहन को निर्धारित करता है। बारीक नियंत्रण कुछ अनुकूलन की अनुमति देता है जो पारंपरिक प्रोसेसर में संभव नहीं है। उदाहरण के लिए, सॉफ़्टवेयर रजिस्टरों का उपयोग किए बिना सीधे कार्यात्मक इकाइयों के बीच डेटा स्थानांतरित कर सकता है।

ट्रांसपोर्ट ट्रिगरिंग कुछ [[ सूक्ष्म वास्तुशिल्प ]] विवरणों को उजागर करता है जो आमतौर पर प्रोग्रामर से छिपे होते हैं। यह एक प्रोसेसर के नियंत्रण तर्क को बहुत सरल बनाता है, क्योंकि आमतौर पर [[रन टाइम (प्रोग्राम जीवनचक्र चरण)]] पर किए गए कई निर्णय [[संकलन समय]] पर तय किए जाते हैं। हालाँकि, इसका मतलब यह भी है कि एक टीटीए प्रोसेसर के लिए संकलित बाइनरी पुनर्संकलन के बिना दूसरे पर नहीं चलेगी यदि दोनों के बीच आर्किटेक्चर में थोड़ा सा भी अंतर है। पूर्ण संदर्भ स्विच को लागू करने की जटिलता के अलावा, बाइनरी असंगतता समस्या, टीटीए को सामान्य प्रयोजन कंप्यूटिंग की तुलना में [[ अंतः स्थापित प्रणाली ]] के लिए अधिक उपयुक्त बनाती है।

सभी [[एक-निर्देश सेट कंप्यूटर]] आर्किटेक्चर में से, टीटीए आर्किटेक्चर उन कुछ आर्किटेक्चर में से एक है जिसके आधार पर प्रोसेसर बनाए गए हैं, और एकमात्र ऐसा आर्किटेक्चर है जिसके आधार पर प्रोसेसर व्यावसायिक रूप से बेचे जाते हैं।

== वीएलआईडब्ल्यू आर्किटेक्चर की तुलना में लाभ ==
टीटीए को उजागर डेटापथ वीएलआईडब्ल्यू आर्किटेक्चर के रूप में देखा जा सकता है। जबकि वीएलआईडब्ल्यू को ऑपरेशंस का उपयोग करके प्रोग्राम किया गया है, टीटीए ऑपरेशन निष्पादन को कई मूव ऑपरेशंस में विभाजित करता है।
निम्न स्तरीय प्रोग्रामिंग मॉडल मानक वीएलआईडब्ल्यू की तुलना में कई लाभ प्रदान करता है। उदाहरण के लिए, एक TTA आर्किटेक्चर VLIW की तुलना में सरल [[फ़ाइल पंजीकृत करें]]ों के साथ अधिक समानता प्रदान कर सकता है। चूंकि प्रोग्रामर ऑपरेंड और परिणाम डेटा ट्रांसपोर्ट के समय को नियंत्रित करता है, इसलिए रजिस्टर फ़ाइल (आरएफ) की जटिलता (इनपुट और आउटपुट पोर्ट की संख्या) को सबसे खराब स्थिति/समापन परिदृश्य के अनुसार स्केल करने की आवश्यकता नहीं है। एकाधिक समानांतर निर्देश.

ट्रांसपोर्ट प्रोग्रामिंग द्वारा सक्षम एक महत्वपूर्ण अद्वितीय सॉफ़्टवेयर अनुकूलन को सॉफ़्टवेयर बायपासिंग कहा जाता है। सॉफ़्टवेयर बाइपासिंग के मामले में, प्रोग्रामर डेटा को सीधे अगली कार्यात्मक इकाई के ऑपरेंड पोर्ट पर ले जाकर रजिस्टर फ़ाइल को बायपास कर देता है। जब इस अनुकूलन को आक्रामक तरीके से लागू किया जाता है, तो परिणाम को रजिस्टर फ़ाइल में स्थानांतरित करने वाली मूल चाल को पूरी तरह से समाप्त किया जा सकता है, इस प्रकार रजिस्टर फ़ाइल पोर्ट दबाव दोनों को कम किया जा सकता है और अन्य अस्थायी चर के लिए एक [[सामान्य प्रयोजन रजिस्टर]] को मुक्त किया जा सकता है। कम रजिस्टर दबाव, आरएफ हार्डवेयर की आवश्यक जटिलता को सरल बनाने के अलावा, महत्वपूर्ण सीपीयू पावर अपव्यय #कमी का कारण बन सकता है, जो विशेष रूप से मोबाइल एम्बेडेड सिस्टम में एक महत्वपूर्ण लाभ है।<ref name="GuzmaBypassing">V. Guzma, P. Jääskeläinen, P. Kellomäki, and J. Takala, “Impact of Software Bypassing on Instruction Level Parallelism and Register File Traffic”</ref>
<ref name="janssen" >
Johan Janssen.
[http://ce-publications.et.tudelft.nl/publications/1171_compiler_strategies_for_transport_triggered_architectures.pdf "Compiler Strategies for Transport Triggered Architectures"].
2001.
p. 168.
</ref>


== संरचना ==
टीटीए प्रोसेसर स्वतंत्र फ़ंक्शन इकाइयों और रजिस्टर फ़ाइलों से बने होते हैं, जो परिवहन बसों और सॉकेट से जुड़े होते हैं।

[[Image:Transport Triggered Architecture.png|thumb|परिवहन के कुछ हिस्सों ने वास्तुकला को गति दी]]

=== फ़ंक्शन इकाई ===
प्रत्येक फ़ंक्शन इकाई एक या अधिक [[ऑपरेटर (प्रोग्रामिंग)]] को कार्यान्वित करती है, जो पूर्णांकों के सरल जोड़ से लेकर जटिल और मनमाने उपयोगकर्ता-परिभाषित एप्लिकेशन-विशिष्ट गणना तक की कार्यक्षमता को कार्यान्वित करती है। संचालन के लिए ऑपरेंड को फ़ंक्शन यूनिट पोर्ट के माध्यम से स्थानांतरित किया जाता है।

प्रत्येक फ़ंक्शन इकाई में एक स्वतंत्र [[पाइपलाइन (कंप्यूटिंग)]] हो सकती है। यदि एक फ़ंक्शन इकाई निर्देश पाइपलाइन है, तो प्रत्येक [[घड़ी चक्र]] में एक नया ऑपरेशन शुरू किया जा सकता है जिसे समाप्त करने के लिए कई घड़ी चक्र लगते हैं। दूसरी ओर, एक पाइपलाइन ऐसी हो सकती है जो हमेशा नए ऑपरेशन प्रारंभ अनुरोधों को स्वीकार नहीं करती है जबकि पुराना अभी भी निष्पादित हो रहा है।

[[स्मृति]] एक्सेस और प्रोसेसर के बाहर संचार को विशेष फ़ंक्शन इकाइयों का उपयोग करके नियंत्रित किया जाता है। फ़ंक्शन इकाइयां जो मेमोरी एक्सेसिंग ऑपरेशंस को कार्यान्वित करती हैं और मेमोरी मॉड्यूल से कनेक्ट होती हैं उन्हें अक्सर लोड-स्टोर यूनिट (कंप्यूटिंग) | लोड/स्टोर इकाइयां कहा जाता है।

=== नियंत्रण इकाई ===
{{Main article | control unit }}
नियंत्रण इकाई फ़ंक्शन इकाइयों का एक विशेष मामला है जो निष्पादन को नियंत्रित करता है
कार्यक्रमों का. निष्पादित किए जाने वाले निर्देशों को लाने के लिए नियंत्रण इकाई के पास निर्देश मेमोरी तक पहुंच होती है। निष्पादित प्रोग्राम को निष्पादन (छलांग) को निष्पादित प्रोग्राम में एक मनमानी स्थिति में स्थानांतरित करने की अनुमति देने के लिए, नियंत्रण इकाई नियंत्रण प्रवाह संचालन प्रदान करती है। एक नियंत्रण इकाई में आमतौर पर एक निर्देश पाइपलाइन होती है, जिसमें प्रोग्राम निर्देशों को लाने, डिकोड करने और निष्पादित करने के चरण होते हैं।

=== फ़ाइलें पंजीकृत करें ===
{{Main article | register file }}
रजिस्टर फ़ाइलों में सामान्य प्रयोजन रजिस्टर होते हैं, जिनका उपयोग प्रोग्राम में वेरिएबल्स को संग्रहीत करने के लिए किया जाता है। फ़ंक्शन इकाइयों की तरह, रजिस्टर फ़ाइलों में भी इनपुट और आउटपुट पोर्ट होते हैं। पढ़ने और लिखने वाले पोर्ट की संख्या, यानी, एक ही घड़ी चक्र में कई रजिस्टरों को पढ़ने और लिखने में सक्षम होने की क्षमता, प्रत्येक रजिस्टर फ़ाइल में भिन्न हो सकती है।

=== परिवहन बसें और सॉकेट ===
[[इंटरकनेक्ट आर्किटेक्चर]] में [[कंप्यूटर बस]] शामिल होती है जो सॉकेट के माध्यम से फ़ंक्शन यूनिट पोर्ट से जुड़ी होती है। कनेक्टिविटी के खर्च के कारण, इकाइयों (फ़ंक्शन इकाइयों और रजिस्टर फ़ाइलों) के बीच कनेक्शन की संख्या कम होना सामान्य है। एक टीटीए को पूरी तरह से जुड़ा हुआ माना जाता है यदि प्रत्येक यूनिट आउटपुट पोर्ट से प्रत्येक यूनिट के इनपुट पोर्ट तक एक पथ होता है।

सॉकेट टीटीए प्रोसेसर की प्रोग्रामिंग के लिए साधन प्रदान करते हैं, जो यह चयन करने की अनुमति देते हैं कि सॉकेट के कौन से बस-टू-पोर्ट कनेक्शन किसी भी समय तत्काल सक्षम हैं। इस प्रकार, एक घड़ी चक्र में होने वाले डेटा ट्रांसपोर्ट को प्रत्येक बस के लिए सक्षम किए जाने वाले स्रोत और गंतव्य सॉकेट/पोर्ट कनेक्शन को परिभाषित करके प्रोग्राम किया जा सकता है।

=== [[सशर्त निष्पादन]] ===
कुछ टीटीए कार्यान्वयन एड्रेसिंग मोड#सशर्त निष्पादन का समर्थन करते हैं।

गार्डों की सहायता से सशर्त निष्पादन लागू किया जाता है। प्रत्येक डेटा ट्रांसपोर्ट को एक गार्ड द्वारा सशर्त किया जा सकता है, जो एक रजिस्टर (अक्सर 1-बिट [[सशर्त रजिस्टर]]) और एक बस से जुड़ा होता है। यदि संरक्षित रजिस्टर का मूल्य गलत (शून्य) पर मूल्यांकन किया जाता है, तो जिस बस से गार्ड जुड़ा हुआ है, उसके लिए प्रोग्राम किया गया डेटा ट्रांसपोर्ट स्क्वैश हो जाता है, यानी अपने गंतव्य पर नहीं लिखा जाता है। बिना शर्त डेटा ट्रांसपोर्ट किसी भी गार्ड से जुड़े नहीं होते हैं और हमेशा निष्पादित होते हैं।

=== शाखाएँ ===
टीटीए प्रोसेसर सहित सभी प्रोसेसर में नियंत्रण प्रवाह निर्देश शामिल होते हैं जो प्रोग्राम काउंटर को बदलते हैं, जिनका उपयोग [[सबरूटीन]]्स, [[अगर तब या]], [[पाश के लिए]] आदि को लागू करने के लिए किया जाता है। टीटीए प्रोसेसर के लिए असेंबली भाषा में आम तौर पर नियंत्रण प्रवाह निर्देश शामिल होते हैं जैसे कि बिना शर्त शाखाएँ (JUMP), सशर्त सापेक्ष शाखाएँ (BNZ), सबरूटीन कॉल (CALL), सशर्त रिटर्न (RETNZ), आदि जो अन्य प्रोसेसर के लिए संबंधित असेंबली भाषा निर्देशों के समान दिखती हैं।

टीटीए मशीन पर अन्य सभी परिचालनों की तरह, इन निर्देशों को एक विशेष फ़ंक्शन इकाई में ले जाने के निर्देशों के रूप में लागू किया जाता है।

TTA कार्यान्वयन जो सशर्त निष्पादन का समर्थन करते हैं, जैसे कि sTTAck और पहला MOVE प्रोटोटाइप, इनमें से अधिकांश नियंत्रण प्रवाह निर्देशों को प्रोग्राम काउंटर पर एक सशर्त कदम के रूप में कार्यान्वित कर सकते हैं।<ref>
Henk Corporaal.
[http://citeseerx.ist.psu.edu/viewdoc/download?doi=10.1.1.79.7011&rep=rep1&type=pdf "Transport Triggered Architectures examined for general purpose applications"].
p. 6.
</ref><ref>
Aliaksei V. Chapyzhenka.
[http://www.complang.tuwien.ac.at/anton/euroforth/ef99/chapyzhenka99.pdf "sTTAck: Stack Transport Triggered Architecture"].
</ref>
टीटीए कार्यान्वयन जो केवल बिना शर्त डेटा ट्रांसपोर्ट का समर्थन करते हैं, जैसे [[मैक्सिम इंटीग्रेटेड]] MAXQ,<ref name="maxq-family-users-guide" />आम तौर पर एक विशेष फ़ंक्शन इकाई प्रोग्राम काउंटर से कसकर जुड़ी होती है जो विभिन्न गंतव्य पतों पर प्रतिक्रिया करती है।
प्रत्येक ऐसे पते को, जब किसी चाल के गंतव्य के रूप में उपयोग किया जाता है, तो प्रोग्राम काउंटर पर एक अलग प्रभाव पड़ता है - प्रत्येक संबंधित शाखा <स्थिति> निर्देश में प्रत्येक स्थिति के लिए एक अलग गंतव्य पता होता है; और अन्य गंतव्य पते CALL, RETNZ, आदि का उपयोग किया जाता है।

== प्रोग्रामिंग ==
अधिक पारंपरिक प्रोसेसर आर्किटेक्चर में, एक प्रोसेसर को आमतौर पर निष्पादित संचालन और उनके ऑपरेंड को परिभाषित करके प्रोग्राम किया जाता है। उदाहरण के लिए, आरआईएससी आर्किटेक्चर में एक अतिरिक्त निर्देश निम्नलिखित जैसा दिख सकता है।
<पूर्व>
r3, r1, r2 जोड़ें
</पूर्व>

यह उदाहरण ऑपरेशन सामान्य प्रयोजन रजिस्टरों r1 और r2 के मान जोड़ता है और परिणाम को संग्रहीत करता है
रजिस्टर r3. मोटे तौर पर, प्रोसेसर में निर्देश के निष्पादन के परिणामस्वरूप संभवतः संकेतों को नियंत्रित करने के लिए निर्देश का अनुवाद होता है जो इंटरकनेक्शन नेटवर्क कनेक्शन और फ़ंक्शन इकाइयों को नियंत्रित करते हैं। इंटरकनेक्शन नेटवर्क का उपयोग रजिस्टर आर 1 और आर 2 के वर्तमान मानों को फ़ंक्शन यूनिट में स्थानांतरित करने के लिए किया जाता है जो ऐड ऑपरेशन को निष्पादित करने में सक्षम है, जिसे अक्सर अंकगणित-तर्क इकाई में एएलयू कहा जाता है। अंत में, एक नियंत्रण सिग्नल ALU में अतिरिक्त ऑपरेशन का चयन करता है और ट्रिगर करता है, जिसके परिणाम को वापस रजिस्टर r3 में स्थानांतरित कर दिया जाता है।

टीटीए प्रोग्राम संचालन को परिभाषित नहीं करते हैं, बल्कि केवल ऑपरेंड मानों को लिखने और पढ़ने के लिए आवश्यक डेटा ट्रांसपोर्ट को परिभाषित करते हैं। किसी ऑपरेशन के ट्रिगरिंग ऑपरेंड में डेटा लिखकर ऑपरेशन स्वयं ट्रिगर हो जाता है। इस प्रकार, ट्रिगरिंग डेटा ट्रांसपोर्ट के साइड इफेक्ट के रूप में एक ऑपरेशन निष्पादित किया जाता है। इसलिए, टीटीए में एक अतिरिक्त ऑपरेशन को निष्पादित करने के लिए तीन डेटा ट्रांसपोर्ट परिभाषाओं की आवश्यकता होती है, जिन्हें मूव्स भी कहा जाता है। एक चाल परिवहन बस में होने वाले डेटा परिवहन के लिए अंतिम बिंदु को परिभाषित करती है। उदाहरण के लिए, एक चाल यह बता सकती है
फ़ंक्शन यूनिट एफ, पोर्ट 1 से फ़ाइल आर रजिस्टर करने, इंडेक्स 2 रजिस्टर करने के लिए डेटा ट्रांसपोर्ट बस बी1 में होना चाहिए। मामले में वहाँ
लक्ष्य प्रोसेसर में कई बसें हैं, प्रत्येक बस को एक ही घड़ी चक्र में समानांतर में उपयोग किया जा सकता है। इस प्रकार, यह संभव है
एक ही निर्देश में कई डेटा ट्रांसपोर्ट को शेड्यूल करके डेटा ट्रांसपोर्ट स्तर की समानता का फायदा उठाएं।

टीटीए प्रोसेसर में एक अतिरिक्त ऑपरेशन निम्नानुसार निष्पादित किया जा सकता है:
<पूर्व>
r1 -> ALU.operand1
r2 -> ALU.add.trigger
ALU.परिणाम -> r3
</पूर्व>

दूसरा कदम, ALU नामक फ़ंक्शन इकाई के दूसरे ऑपरेंड को लिखना, अतिरिक्त ऑपरेशन को ट्रिगर करता है। यह 'ऐड' के निष्पादन विलंब के बाद आउटपुट पोर्ट 'परिणाम' में जोड़ का परिणाम उपलब्ध कराता है।

ALU से जुड़े पोर्ट एक [[संचायक (कंप्यूटिंग)]] के रूप में कार्य कर सकते हैं, जो मैक्रो निर्देशों के निर्माण की अनुमति देता है जो कि अंतर्निहित TTA एब्स्ट्रैक्शन (कंप्यूटर विज्ञान):
<syntaxhighlight lang="nasm">
lda r1    ; "load ALU": move value to ALU operand 1
add r2    ; add: move value to add trigger
sta r3    ; "store ALU": move value from ALU result
</syntaxhighlight>


== प्रोग्रामर दृश्यमान ऑपरेशन विलंबता ==
टीटीए का प्रमुख दर्शन जटिलता को हार्डवेयर से सॉफ्टवेयर की ओर ले जाना है। इसके कारण, प्रोग्रामर के सामने कई अतिरिक्त खतरे उत्पन्न हो जाते हैं। उनमें से एक [[विलंब स्लॉट]] है, प्रोग्रामर फ़ंक्शन इकाइयों के दृश्यमान संचालन विलंबता को दर्शाता है। टाइमिंग पूरी तरह से प्रोग्रामर की जिम्मेदारी है। प्रोग्रामर को निर्देशों को इस प्रकार शेड्यूल करना होगा कि परिणाम न तो बहुत जल्दी पढ़ा जाए और न ही बहुत देर से। यदि परिणाम बहुत पहले पढ़ा जाता है तो प्रोसेसर को लॉक करने के लिए कोई हार्डवेयर डिटेक्शन नहीं है। उदाहरण के लिए, एक आर्किटेक्चर पर विचार करें जिसमें 1 की विलंबता के साथ एक ऑपरेशन ऐड है, और 3 की विलंबता के साथ ऑपरेशन mul है। ऐड ऑपरेशन को ट्रिगर करते समय, परिणाम को अगले निर्देश (अगले घड़ी चक्र) में पढ़ना संभव है, लेकिन एमयूएल के मामले में, परिणाम पढ़ने से पहले दो निर्देशों की प्रतीक्षा करनी होगी। ट्रिगरिंग निर्देश के बाद परिणाम तीसरे निर्देश के लिए तैयार है।

किसी परिणाम को बहुत जल्दी पढ़ने से पहले ट्रिगर किए गए ऑपरेशन के परिणाम को पढ़ने में परिणाम मिलता है, या यदि फ़ंक्शन इकाई में पहले कोई ऑपरेशन ट्रिगर नहीं किया गया था, तो रीड वैल्यू अपरिभाषित है। दूसरी ओर, परिणाम को पर्याप्त समय पहले पढ़ा जाना चाहिए ताकि यह सुनिश्चित हो सके कि अगला ऑपरेशन परिणाम आउटपुट पोर्ट में अभी तक अपठित परिणाम को अधिलेखित नहीं करता है।

प्रोग्रामर-दृश्यमान प्रोसेसर संदर्भ की प्रचुरता के कारण, जिसमें व्यावहारिक रूप से रजिस्टर फ़ाइल सामग्री के अलावा, फ़ंक्शन यूनिट पाइपलाइन रजिस्टर सामग्री और/या फ़ंक्शन यूनिट इनपुट और आउटपुट पोर्ट भी शामिल हैं, बाहरी इंटरप्ट समर्थन के लिए आवश्यक संदर्भ सहेजना जटिल और महंगा हो सकता है टीटीए प्रोसेसर में लागू करें। इसलिए, इंटरप्ट आमतौर पर टीटीए प्रोसेसर द्वारा समर्थित नहीं होते हैं, लेकिन उनका कार्य बाहरी हार्डवेयर (उदाहरण के लिए, एक I/O प्रोसेसर) को सौंपा जाता है या मतदान जैसे वैकल्पिक सिंक्रनाइज़ेशन/संचार तंत्र का उपयोग करके उनकी आवश्यकता से बचा जाता है।

== कार्यान्वयन ==
*मैक्सक्यू<ref>{{Citation
  | last = Catsoulis
  | first = John
  | title = Designing embedded hardware
  | publisher = [[O'Reilly Media]]
  | year = 2005
  | edition = 2
  | pages = 327–333
  | isbn = 978-0-596-00755-3}}
</ref><ref name="maxq-family-users-guide">{{cite web|url=https://www.maximintegrated.com/en/design/technical-documents/userguides-and-manuals/4/4811.html|title=MAXQ परिवार उपयोगकर्ता मार्गदर्शिका|at=Section "1.1 Instruction Set"|publisher=[[Maxim Integrated]]|quote=A register-based, transport-triggered architecture allows all instructions to be coded as simple transfer operations. All instructions reduce to either writing an immediate value to a destination register or memory location or moving data between registers and/or memory locations.}}</ref><ref>{{cite web|url=https://www.maximintegrated.com/en/design/technical-documents/app-notes/3/3222.html|title=MAXQ आर्किटेक्चर का परिचय|at=Centralized access to resources (includes transfer map diagram)|publisher=[[Maxim Integrated]]}}</ref> मैक्सिम इंटीग्रेटेड से, ट्रांसपोर्ट ट्रिगर आर्किटेक्चर पर निर्मित एकमात्र व्यावसायिक रूप से उपलब्ध माइक्रोकंट्रोलर, एक ओआईएससी या एक-निर्देश सेट कंप्यूटर है। यह एकल यद्यपि लचीला MOVE निर्देश प्रदान करता है, जो मूल्यों को सीधे [[ कार्यक्रम गणक ]] पर ले जाकर विभिन्न आभासी निर्देशों के रूप में कार्य कर सकता है।
* [https://web.archive.org/web/20120210164833/http://ce.et.tudelft.nl/MOVE/ मूव प्रोजेक्ट] ने कई प्रयोगात्मक टीटीए माइक्रोप्रोसेसरों को डिजाइन और निर्मित किया है।
* [[ओपनएएसआईपी]] एक ओपन सोर्स एप्लिकेशन-विशिष्ट इंस्ट्रक्शन सेट टूलसेट है जो टीटीए को प्रोसेसर टेम्पलेट के रूप में उपयोग करता है।
* ओरिजिनल अमीगा चिपसेट#कॉपर के आर्किटेक्चर में ट्रांसपोर्ट ट्रिगर आर्किटेक्चर की सभी बुनियादी विशेषताएं हैं।
* [http://sites.google.com/site/macthenaief/Home/retro/able एबल] प्रोसेसर [[न्यू इंग्लैंड डिजिटल]] द्वारा विकसित किया गया है।
* [[वायरवर्ल्ड]] आधारित [http://www.quinapalus.com/wi-index.html कंप्यूटर]।
* [http://www.drdobbs.com/embedded-systems/221800122 डॉ. डॉब्स] ने मैचिंग क्रॉस असेंबलर और फोर्थ कंपाइलर के साथ वेरिलॉग में एक 32-बिट टीटीए, वन-डेर प्रकाशित किया।<ref>
[http://www.ddj.com/embedded/221800122?pgno=1 Dr. Dobb's article with 32-bit FPGA CPU in Verilog]
</ref><ref>
[http://www.one-der-cpu.info/ Web site with more details on the Dr. Dobb's CPU] {{Webarchive|url=https://archive.today/20130218024303/http://www.one-der-cpu.info/ |date=2013-02-18 }}
</ref>
* माली (जीपीयू) | माली (200/400) वर्टेक्स प्रोसेसर, 128-बिट अनुदेश शब्द एकल परिशुद्धता फ़्लोटिंग-पॉइंट स्केलर टीटीए का उपयोग करता है{{Citation needed|reason=No mention in Datasheets|date=May 2019}}.

== यह भी देखें ==
* [[एप्लिकेशन-विशिष्ट निर्देश-सेट प्रोसेसर]] (एएसआईपी)
* बहुत लंबा अनुदेश शब्द (VLIW)
*[[स्पष्ट रूप से समानांतर निर्देश कंप्यूटिंग]] (ईपीआईसी)
* [[ डेटाफ़्लो आर्किटेक्चर ]]

== संदर्भ ==
<references/>


== बाहरी संबंध ==
* [https://web.archive.org/web/20120210164833/http://ce.et.tudelft.nl/MOVE/ MOVE project: Automatic Synthesis of Application Specific Processors (accessible through the wayback machine)]
**[https://web.archive.org/web/20120210164833/http://ce.et.tudelft.nl/MOVE/section3.3.html Advantages of transport-triggered architectures]
*[http://www.ics.ele.tue.nl/~heco/documents/TTAbook/TTAbook.html Microprocessor Architectures from VLIW to TTA] {{Webarchive|url=https://web.archive.org/web/20160303174923/http://www.ics.ele.tue.nl/~heco/documents/TTAbook/TTAbook.html |date=2016-03-03 }}
*[https://web.archive.org/web/20071013182106/http://byte.com/art/9502/sec13/art1.htm BYTE overview article]

{{CPU technologies}}

{{DEFAULTSORT:Transport Triggered Architecture}}[[Category: कंप्यूटर आर्किटेक्चर]] [[Category: अनुदेश प्रसंस्करण]] 



[[Category: Machine Translated Page]]
[[Category:Created On 09/04/2024]]