रॉक (प्रोसेसर)

From alpha
Revision as of 12:17, 12 April 2024 by Indicwiki (talk | contribs) (Created page with "{{Infobox CPU | name = UltraSPARC Rock processor | image = Ultrasparc rock micrograph.jpg | image_size = 250px | produc...")
(diff) ← Older revision | Latest revision (diff) | Newer revision → (diff)

Jump to navigation Jump to search
UltraSPARC Rock processor
250px
General information
Designed bySun Microsystems
Architecture and classification
Instruction setSPARC V9
Physical specifications
Cores
  • 16

रॉक (या ROCK) सन माइक्रोसिस्टम्स में विकास के तहत एक मल्टीथ्रेडिंग (कंप्यूटर आर्किटेक्चर), मल्टी-कोर प्रोसेसर, SPARC माइक्रोप्रोसेसर था। 2010 में रद्द कर दिया गया, यह प्रोसेसर के SPARC T-Series (CoolThreads/Niagara) परिवार से एक अलग परियोजना थी।

रॉक का लक्ष्य नियाग्रा परिवार की तुलना में उच्च प्रति-थ्रेड प्रदर्शन, उच्च फ़्लोटिंग-पॉइंट प्रदर्शन और अधिक सममित मल्टीप्रोसेसिंग स्केलेबिलिटी है। रॉक प्रोसेसर ने पारंपरिक हाई-एंड डेटा-फेसिंग वर्कलोड, जैसे बैक-एंड डेटाबेस सर्वर, साथ ही फ्लोटिंग-पॉइंट गहन उच्च-प्रदर्शन कंप्यूटिंग वर्कलोड को लक्षित किया, जबकि नियाग्रा परिवार वेब सर्वर जैसे नेटवर्क-फेसिंग वर्कलोड को लक्षित करता है।

प्रोसेसर कोर

रॉक प्रोसेसर 64-बिट SPARC V9 इंस्ट्रक्शन सेट और दृश्य अनुदेश सेट 3.0 SIMD मल्टीमीडिया इंस्ट्रक्शन सेट एक्सटेंशन को लागू करता है।[1] प्रत्येक रॉक प्रोसेसर में 16 कोर होते हैं, प्रत्येक कोर एक साथ दो थ्रेड चलाने में सक्षम होता है, जिससे प्रति चिप 32 थ्रेड मिलते हैं। रॉक के साथ निर्मित सर्वर मेमोरी सिस्टम की विश्वसनीयता, गति और घनत्व बढ़ाने के लिए एफबी-डीआईएमएम का उपयोग करते हैं। रॉक प्रोसेसर 2.3 GHz की डिज़ाइन आवृत्ति के लिए 65 एनएम विनिर्माण प्रक्रिया का उपयोग करता है।[2] रॉक प्रोसेसर चिप की अधिकतम बिजली खपत लगभग 250 W है।[3]


कोर क्लस्टर

रॉक में 16 कोर चार कोर समूहों में व्यवस्थित हैं। क्लस्टर में कोर एक 32 KB अनुदेश कैश, दो 32 KB डेटा कैश और दो फ़्लोटिंग पॉइंट इकाई साझा करते हैं। सन ने चिप को इस तरह से डिज़ाइन किया क्योंकि सर्वर वर्कलोड में आमतौर पर प्रक्रियाओं और थ्रेड्स में डेटा और निर्देश में उच्च पुन: उपयोग होता है लेकिन सामान्य तौर पर फ्लोटिंग-पॉइंट ऑपरेशन की संख्या कम होती है। इस प्रकार एक क्लस्टर में चार कोर के बीच हार्डवेयर संसाधनों को साझा करने से क्षेत्र और बिजली में महत्वपूर्ण बचत होती है लेकिन प्रदर्शन पर कम प्रभाव पड़ता है।[4]


अपरंपरागत विशेषताएं

2005 में, सन ने सार्वजनिक रूप से रॉक प्रोसेसर में हार्डवेयर स्काउट नामक एक सुविधा का खुलासा किया। हार्डवेयर स्काउट कैश मिस के दौरान प्रीफ़ेचिंग करने के लिए अन्यथा निष्क्रिय चिप निष्पादन संसाधनों का उपयोग करता है।[5] मार्च 2006 में, सन के स्केलेबल सिस्टम्स ग्रुप के उपाध्यक्ष और मुख्य वास्तुकार, मार्क ट्रेमब्ले ने ज़ेरॉक्स पालो अल्टो अनुसंधान केंद्र (PARC) में थ्रेड-स्तरीय समानता, हार्डवेयर स्काउटिंग और सट्टा मल्टीथ्रेडिंग|थ्रेड-स्तरीय अटकलों पर एक प्रस्तुति दी।[6] इन मल्टीथ्रेडिंग तकनीकों को रॉक प्रोसेसर में शामिल किए जाने की उम्मीद थी।

अगस्त 2007 में, सन ने पुष्टि की कि रॉक लेन-देन संबंधी स्मृति को सपोर्ट करने वाला पहला प्रोडक्शन प्रोसेसर होगा।[7] कार्यक्षमता प्रदान करने के लिए, दो नए निर्देश पेश किए गए (chkpt, commit) एक नए स्टेटस रजिस्टर के साथ (cps). निर्देष chkpt <fail_pc> लेनदेन शुरू करने के लिए उपयोग किया जाता है और commit लेन-देन करने के लिए. यदि लेनदेन निरस्त स्थिति का पता चलता है, तो सीधे जाएं <fail_pc> जारी किया जाता है और cps इसका उपयोग कारण निर्धारित करने के लिए किया जा सकता है। समर्थन सर्वोत्तम प्रयास पर आधारित है, क्योंकि डेटा टकराव के अलावा, लेनदेन अन्य कारणों से निरस्त किया जा सकता है। इनमें टीएलबी मिस, इंटरप्ट, कुछ आमतौर पर उपयोग किए जाने वाले फ़ंक्शन कॉल अनुक्रम और कठिन निर्देश (उदाहरण के लिए, विभाजन) शामिल हैं।[8] फिर भी, सिंक्रनाइज़ेशन की आवश्यकता वाले कई (यकीनन बारीक) कोड ब्लॉक रॉक प्रोसेसर के ट्रांजेक्शनल मेमोरी समर्थन से लाभान्वित हो सकते थे।[9] फरवरी 2008 में, मार्क ट्रेमब्ले ने आईएसएससीसी में आउट-ऑफ-ऑर्डर सेवानिवृत्ति नामक एक अनूठी सुविधा की घोषणा की। लाभों में पारंपरिक अनुदेश विंडो को इस बहुत छोटी विलंबित कतार से बदलना शामिल है।[10] अप्रैल 2008 में, सन इंजीनियरों ने Transact 2008 पर ट्रांजेक्शनल मेमोरी इंटरफ़ेस प्रस्तुत किया, और एडेप्टिव ट्रांजेक्शनल मेमोरी टेस्ट प्लेटफ़ॉर्म सिम्युलेटर को आम जनता के लिए उपलब्ध कराने की घोषणा की गई। कुछ ही समय बाद।[8][11]


सर्वर प्लेटफ़ॉर्म

रॉक प्रोसेसर का उपयोग सन की प्रस्तावित सुपरनोवा सर्वर लाइन में करने का इरादा था। सर्वर विशिष्टताओं का विवरण ओपनसोलर आर्किटेक्चर रिव्यू केस FWARC/2008/761 में जारी किया गया था।[12][13]


भौतिक संसाधन

एआरसी 2008/761 के फिजिकल रिसोर्स इन्वेंटरी (पीआरआई) विनिर्देश से संकेत मिलता है कि सुपरनोवा प्लेटफॉर्म समर्थन करेंगे: आईईईई 1275 ओपनफर्मवेयर, तार्किक डोमेन (एलडीओएम), स्वतंत्र सिस्टम कंट्रोलर (एससी), और फॉल्ट मैनेजमेंट आर्किटेक्चर (एफएमए) डोमेन सेवाओं के माध्यम से प्लेटफॉर्म वर्चुअलाइजेशन।[14] एफएमए सुविधा को मूल रूप से एफडब्ल्यूएआरसी/2006/141 के लिए संदर्भित किया गया था, लेकिन रूट डोमेन में होने वाली पीसीआई फैब्रिक त्रुटियों का सफलतापूर्वक निदान करने के लिए इसे एफडब्ल्यूएआरसी/2008/455 में बंद और विस्तारित किया गया था।[15]


इनपुट/आउटपुट

एआरसी 2008/761 ने पीसीआई एक्सप्रेस (पीसीआईई) हॉट-प्लगएबल स्लॉट के साथ-साथ पुराने पीसीआई एक्सटेंडेड (पीसीआई-एक्स) के लिए एक ब्रिज के लिए नियोजित समर्थन का संकेत दिया।[16]


विस्तारयोग्यता

ब्रॉन्ज़ सर्वर PCIe स्लॉट 0-5 का समर्थन करेंगे। सिल्वर सर्वर प्रत्येक बोर्ड के लिए I/O बोर्ड 0-1 और PCIe स्लॉट 0-7 का समर्थन करेंगे। प्लेटिनम सर्वर प्रत्येक बोर्ड के लिए I/O बोर्ड 0-3 और PCIe स्लॉट 0-7 का समर्थन करेंगे। सिल्वर-II सर्वर PCIe स्लॉट 00-19 का समर्थन करेंगे। प्लैटिनम-II सर्वर प्रत्येक बोर्ड के लिए बोर्ड 0-7 और स्लॉट 0-3 का समर्थन करेंगे।[17]


प्रणाली

  • AT7180 (कांस्य-II)
SPARC एंटरप्राइज AT7180 को 32 हार्डवेयर थ्रेड्स को संभालने वाला एकल सॉकेट मॉडल होने का अनुमान लगाया गया था।[18]
  • AT7280 (कांस्य-II)
SPARC एंटरप्राइज AT7280 को एक डुअल सॉकेट मॉडल होने का अनुमान लगाया गया था जो 64 हार्डवेयर थ्रेड्स को संभालता था।[19]
  • AT7480 (सिल्वर-II)
SPARC एंटरप्राइज AT7480 को एक क्वाड सॉकेट मॉडल होने का अनुमान लगाया गया था जो 128 हार्डवेयर थ्रेड्स को संभालने में सक्षम था,[20] बूट खोलें फर्मवेयर के साथ पीसीआई एक्सप्रेस बस आर्किटेक्चर पर आधारित।
  • AT7880 (प्लैटिनम-II)
SPARC एंटरप्राइज AT7880 को आठ-सॉकेट मॉडल होने का अनुमान लगाया गया था जो 256 हार्डवेयर थ्रेड्स को संभालने में सक्षम था,[21] ओपन बूट फर्मवेयर के साथ पीसीआई एक्सप्रेस बस आर्किटेक्चर पर आधारित। AT7880 में आठ व्यक्तिगत सीपीयू बोर्ड होंगे, प्रत्येक में एक मैं नेप्च्यून हूँ मल्टीथ्रेडेड 10 गीगाबिट ईथरनेट चिप होगी।[17]


उत्पाद इतिहास

फरवरी 2005 में, सन माइक्रोसिस्टम्स के सीईओ, स्कॉट मैकनेली ने कहा कि रॉक का रकम गंवाना; मर जाना उस वर्ष के अंत में निर्धारित समय पर होगा।[22] हालाँकि, इस टेप-आउट को अंततः जनवरी 2007 तक विलंबित कर दिया गया।[23] अप्रैल 2007 में, सन के सीईओ जोनाथन आई. श्वार्ट्ज ने अल्ट्रास्पार्क आरके नामक बॉल ग्रिड ऐरे-पैकेज्ड रॉक चिप की एक छवि ब्लॉग की, और खुलासा किया कि यह सोलारिस (ऑपरेटिंग सिस्टम) चलाने वाले एकल सिस्टम में 256 टेराबाइट्स वर्चुअल मेमोरी को संबोधित कर सकता है।[24] अगले महीने, सन ने घोषणा की कि उन्होंने एक रॉक चिप बनाई है जो उसके ऑपरेटिंग सिस्टम, सोलारिस को सफलतापूर्वक बूट कर सकती है।[25] उसी वर्ष अगस्त में, सन ने रॉक आर्किटेक्चर में ट्रांजेक्शनल मेमोरी के उपयोग पर विवरण जारी किया।[26] हालाँकि, पूरी तरह से नए डिज़ाइन के परिणामस्वरूप और इसकी विशिष्टता और जटिलता को देखते हुए, रॉक की रिलीज़ को 2008 या 2009 तक विलंबित कर दिया गया।[27] 2008 में, मार्क मोइर ने सन लैब्स ओपन हाउस 2008 में रॉक की ट्रांजेक्शनल मेमोरी और हाउ टू एक्सप्लॉइट इट प्रस्तुत की, जिसमें ट्रांजेक्शनल मेमोरी के साथ-साथ स्काउटिंग थ्रेड्स पर चर्चा की गई और कैसे धीमी प्रोसेसर के बड़े पैमाने पर थ्रेड काउंट के अभिनव उपयोग से हल नहीं होने वाली कंप्यूटिंग समस्याओं को कम किया गया।[28] उस सितंबर में, ओपनसोलारिस परियोजना ने रॉक-आधारित सुपरनोवा कार्यक्रम का समर्थन करने वाले कोड को एकीकृत करना शुरू किया।[29] जनवरी 2009 में, सन के सीईओ जोनाथन श्वार्ट्ज ने घोषणा की कि रॉक अभी भी 2009 की रिलीज़ के लिए ट्रैक पर है।[30] 10 मार्च 2009 को डेव डाइस, योसी लेव, मार्क मोइर और डैन नुसबौम ने प्रोग्रामिंग भाषाओं और ऑपरेटिंग सिस्टम (एएसपीएलओएस '09) के लिए आर्किटेक्चरल सपोर्ट पर चौदहवें अंतर्राष्ट्रीय सम्मेलन में वाणिज्यिक हार्डवेयर ट्रांजेक्शनल मेमोरी कार्यान्वयन के साथ प्रारंभिक अनुभव प्रस्तुत किया। उन्होंने 2009 में एक नए वाणिज्यिक मल्टीकोर प्रोसेसर के दो प्री-प्रोडक्शन संशोधनों के हार्डवेयर ट्रांसेक्शनल मेमोरी (एचटीएम) फीचर के साथ अपना अनुभव प्रकाशित किया।[31][32][33]


रद्दीकरण

20 अप्रैल 2009 को, सन और ओरेकल कॉर्पोरेशन ने घोषणा की कि उन्होंने एक निश्चित समझौते में प्रवेश किया है जिसके तहत ओरेकल द्वारा सन का अधिग्रहण किया जाएगा। सन ब्लॉग पर 12 जून की पोस्टिंग में 14 जुलाई 2009 को हैम्बर्ग ओपनसोलारिस उपयोगकर्ता समूह बैठक में रॉक पर एक तकनीकी एनडीए-केवल प्रस्तुति की घोषणा की गई।[34] 15 जून 2009 को, न्यूयॉर्क टाइम्स ने रिपोर्ट दी कि सन की योजनाओं के बारे में जानकारी देने वाले दो लोगों ने कहा कि रॉक परियोजना रद्द कर दी गई है। रवि ने कोई टिप्पणी नहीं की.[35][36] दो दिन बाद, ईई टाइम्स ने रिपोर्ट दी कि सन ने रॉक <नोविकी>[हॉट चिप्स 21]</नोविकी> पर एक पेपर प्रस्तुत नहीं किया, जिससे अटकलें लगाई गईं कि कंपनी ने चिप को रद्द कर दिया है।[37] 24 जून 2009 को, कंप्यूटर आर्किटेक्चर पर 36वें अंतर्राष्ट्रीय संगोष्ठी में सट्टा थ्रेडिंग और समानांतरीकरण पर एक प्रस्तुति में सन के रॉक प्रोसेसर में लागू एक नवीन पाइपलाइन आर्किटेक्चर को प्रदर्शित किया गया।[38] 6 अगस्त 2009 को, ओपनसोलारिस प्रोजेक्ट से रॉक के लिए समर्थन हटा दिया गया था।[39] 13 अगस्त 2009 को, एनजेडटीएम पर एक प्रस्तुति: फुआड टब्बा, मार्क मोइर, जेम्स आर. गुडमैन, एंड्रयू हे और कांग वांग द्वारा लिखित नॉनब्लॉकिंग जीरो-इनडायरेक्शनल मेमोरी, एल्गोरिदम और आर्किटेक्चर में समानांतरवाद पर 21 वें एसीएम संगोष्ठी में प्रस्तुत की गई थी। कैलगरी, कनाडा। एनजेडएसटीएम एल्गोरिदम प्रदर्शन का मूल्यांकन सन के आगामी रॉक प्रोसेसर पर किया गया था।[40][41] 11 सितंबर 2009 को, द रजिस्टर ने रिपोर्ट दी कि रॉक प्रोसेसर को SPARC प्रोसेसर रोडमैप से बाहर रखा गया था और फिर सन के ग्राहकों और भागीदारों को दिखाया जा रहा था।[42] 15 सितंबर 2009 को, पेपर tm_db: ए जेनेरिक डिबगिंग लाइब्रेरी फॉर ट्रांजेक्शनल प्रोग्राम्स, जो कि योसी लेव और मौरिस हेर्लिही द्वारा लिखा गया था, समानांतर वास्तुकला और संकलन तकनीकों (पीएसीटी) रैले, उत्तरी कैरोलिना पर अठारहवें अंतर्राष्ट्रीय सम्मेलन में प्रस्तुत किया गया था।[43][44] 26 अक्टूबर 2009 को, डेव डाइस, योसी लेव, मार्क मोइर और डैन नुसबौम ने एक पूर्व प्रकाशित पेपर अर्ली एक्सपीरियंस विद ए कमर्शियल हार्डवेयर ट्रांजैक्शनल मेमोरी इम्प्लीमेंटेशन का विस्तार किया, जिसे प्रोग्रामिंग लैंग्वेज और ऑपरेटिंग सिस्टम (एएसपीएलओएस) के लिए आर्किटेक्चरल सपोर्ट पर चौदहवें अंतर्राष्ट्रीय सम्मेलन में प्रस्तुत किया गया था। 09).[45] 27 जनवरी 2010 को, ओरेकल ने घोषणा की कि उसने सन का अधिग्रहण पूरा कर लिया है। 5 अप्रैल 2010 को, डेव डाइस, योसी लेव, वीरेंद्र मराठे, मार्क मोइर, मारेक ओल्सजेवस्की और डैन नुसबौम ने हार्डवेयर ट्रांजेक्शनल मेमोरी को एक्सप्लॉइट करके समवर्ती एल्गोरिदम को सरल बनाने वाला एक पेपर जारी किया, जिसे एल्गोरिदम और आर्किटेक्चर में समानांतरवाद पर कंप्यूटिंग मशीनरी संगोष्ठी के 22 वें एसोसिएशन में प्रस्तुत किया जाएगा। (एसपीएए 2010)।[46][47] 5 अप्रैल 2010 को, डेव डाइस और नीर शाविट ने एक पेपर टीएलआरडब्ल्यू: रिटर्न ऑफ द रीड-राइट लॉक जारी किया जिसे एसपीएए 2010 में प्रस्तुत किया जाएगा।[46][48] 12 मई 2010 को, रॉयटर्स ने रिपोर्ट दी कि जब ओरेकल ने सन का अधिग्रहण किया तो ओरेकल के सीईओ लैरी एलिसन ने रॉक प्रोजेक्ट बंद कर दिया, उन्होंने उनके हवाले से कहा, इस प्रोसेसर में दो अविश्वसनीय गुण थे: यह अविश्वसनीय रूप से धीमा था और इसने भारी मात्रा में ऊर्जा की खपत की। यह इतना गर्म था कि प्रोसेसर को ठंडा करने के लिए उन्हें इसके ऊपर लगभग 12 इंच के कूलिंग पंखे लगाने पड़े। उस प्रोजेक्ट को जारी रखना सिर्फ पागलपन था।[49]


संदर्भ

  1. ↑ Liang He; Harlan McGhan (May 2005). "MT mediaLib for Chip MultiThreaded (CMT) Processors" (PDF). Sun Microsystems, Inc. Retrieved 2007-12-03.
  2. ↑ Neal, Brian (March 24, 2003). "Architecting the Future: Dr. Marc Tremblay". Ace's Hardware. Archived from the original on September 13, 2006.
  3. ↑ "Rock: A SPARC CMT Processor" (PDF). Sun Microsystems. 2008-08-26.
  4. ↑ "A Third-Generation 65nm 16-Core 32-Thread Plus 32-Scout-Thread CMT SPARC(R) Processor" (PDF). Sun Microsystems. 2008-02-13.
  5. ↑ Chaudhry, S.; Yip, S.; Caprioli, P; Tremblay, Marc (2005). "High Performance Throughput Computing". IEEE Micro. 25 (3): 32. doi:10.1109/MM.2005.49. S2CID 10223168.
  6. ↑ Tremblay, M. (March 2, 2006). "उच्च प्रदर्शन थ्रूपुट कंप्यूटिंग". PARC Forum. Palo Alto, CA.[permanent dead link]
  7. ↑ "ट्रांजेक्शनल मेमोरी". Sun Microsystems. 2007-08-13. Archived from the original on 2009-08-16. Retrieved 2007-08-17.
  8. ↑ 8.0 8.1 Moir, Mark; Moore, Kevin; Nussbaum, Dan (2008-02-22). "The Adaptive Transactional Memory Test Platform: A Tool for Experimenting with Transactional Code for Rock" (PDF). TRANSACT 2008. Archived from the original (PDF) on 2008-08-08. Retrieved 2009-02-20.
  9. ↑ "एडेप्टिव ट्रांजेक्शनल मेमोरी टेस्ट प्लेटफ़ॉर्म के अनुप्रयोग" (PDF). Sun Microsystems. 2008-02-13.
  10. ↑ "Sun: Can you smell what the Rock is cookin'?". Arstechnica. 2008-02-04.
  11. ↑ "रॉक की ट्रांजेक्शनल मेमोरी". Sun Microsystems. 2008-04-25.
  12. ↑ Asa Romberger (2010-03-04). "Open Solaris: What is an ARC Review?". OpenSolaris.org. Archived from the original on 2011-04-27. Retrieved 2016-12-19.
  13. ↑ "FWARC/2008/761". OpenSolaris.org. Archived from the original on 2011-08-11.
  14. ↑ "PRI Specification 1.6". acclinet. 2008-12-15. Archived from the original on 2011-08-11. Retrieved 2016-12-19.
  15. ↑ "FMA IO Domain Service". OpenSolaris.org. 2008-07-17.
  16. ↑ "iodevice MD Node Specification". OpenSolaris.org. 2008. Archived from the original on 2011-08-11. Retrieved 2016-12-19.
  17. ↑ 17.0 17.1 "fast-track : 2008/761 - Supernova Platform Binding". OpenSolaris.org. 2008-12-09. Archived from the original on 2011-08-11. Retrieved 2016-12-19.
  18. ↑ "Sun Servers Sun AT7180". Acclinet. Archived from the original on 2011-02-12. Retrieved 2016-12-19.
  19. ↑ "Sun Servers Sun AT7280". acclinet. Archived from the original on 2011-02-12. Retrieved 2016-12-19.
  20. ↑ "Sun Servers Sun AT7480". acclinet. Archived from the original on 2011-02-12. Retrieved 2016-12-19.
  21. ↑ "Sun Servers Sun AT7880". Acclinet. Archived from the original on 2011-02-12. Retrieved 2016-12-19.
  22. ↑ "सूरज अगली पीढ़ी के स्पार्क चिप्स को जला देता है". cnet. 2005-05-03.
  23. ↑ "Sun Expands Solaris/SPARC CMT Innovation Leadership". Sun Microsystems. 2007-01-18.
  24. ↑ "रॉक आ गया". Sun Microsystems. 2007-04-10.
  25. ↑ "सन माइक्रोइलेक्ट्रॉनिक्स ने हाई-एंड अल्ट्रास्पार्क विकास में महत्वपूर्ण उपलब्धि हासिल की". Sun Microsystems. 2007-05-02.
  26. ↑ "सन ट्रांसेक्शनल मेमोरी को रॉक में स्लॉट करता है". The Register. 2007-08-21.
  27. ↑ "Sun's Rock chip waves goodbye to 2008 ship date; Shaky silicon eyes 2009". The Register. 2007-12-27.
  28. ↑ "Mark Moir presents at Sun Labs Open House 2008:Rock's Transactional Memory and How to Exploit It". Sun.
  29. ↑ "Heads-up: Solaris support for Rock processor". OpenSolaris Project. Archived from the original on 2008-10-02.
  30. ↑ "Sun will Rock in 2009:UltraSparc hope". The Register.
  31. ↑ "ASPLOS 2009 program". 2009-03-10.
  32. ↑ "वाणिज्यिक हार्डवेयर ट्रांजेक्शनल मेमोरी कार्यान्वयन के साथ प्रारंभिक अनुभव" (PDF). March 2009. Archived from the original (PDF) on 2009-02-05. Retrieved 2009-07-31.
  33. ↑ "वाणिज्यिक हार्डवेयर ट्रांजेक्शनल मेमोरी कार्यान्वयन के साथ प्रारंभिक अनुभव (स्लाइड्स)" (PDF). March 2009.[permanent dead link]
  34. ↑ "pre-HHOSUG: ROCK NDA gift." 2009-06-12. Archived from the original on 2015-01-02. Retrieved 2009-06-16.
  35. ↑ Vance, Ashlee (2009-06-15). "सन ने बिग चिप परियोजना को रद्द करने के लिए कहा है". The New York Times. Retrieved 2010-05-22.
  36. ↑ "विश्लेषकों का कहना है कि सन रॉक शुरू से ही बर्बाद हो गया". PC World. 2009-06-18. Archived from the original on 2011-06-06. Retrieved 2009-07-14.
  37. ↑ "सीपीयू हॉट चिप्स के लिए तैयार हैं--और कुछ इससे बचते हैं". EETimes. 2009-06-17.
  38. ↑ "The 36th International Symposium on Computer Architecture". 2009-06-20.
  39. ↑ "6858457 Remove Solaris support for UltraSPARC-AT10 processor". 2009-08-09. Archived from the original on 2012-02-18. Retrieved 2009-08-09.
  40. ↑ "NZTM: Nonblocking Zero-indirection Transactional Memory" (PDF). September 2009.
  41. ↑ "SPAA 2009 Program" (PDF). 2009-08-13.[permanent dead link]
  42. ↑ "सन के स्पार्क सर्वर रोडमैप का खुलासा हुआ". The Register. 2009-09-11.
  43. ↑ "tm_db: A Generic Debugging Library for Transactional Programs". 2009-09-15.
  44. ↑ "tm_db: A Generic Debugging Library for Transactional Programs" (PDF). 2009-09-15.[permanent dead link]
  45. ↑ "वाणिज्यिक हार्डवेयर ट्रांजेक्शनल मेमोरी कार्यान्वयन के साथ प्रारंभिक अनुभव". 2009-10-26.
  46. ↑ 46.0 46.1 "SPAA 2010 Conference Program". 2010.
  47. ↑ "हार्डवेयर ट्रांजेक्शनल मेमोरी का उपयोग करके समवर्ती एल्गोरिदम को सरल बनाना". 2010-04-05.
  48. ↑ "LRW: Return of the Read-Write Lock". 2010-04-05.
  49. ↑ "Special Report: Can that guy in Ironman 2 whip IBM in real life?". Reuters. 2010-05-12.


अग्रिम पठन

Retrieved from "https://alpha.indicwiki.in/index.php?title=रॉक_(प्रोसेसर)&oldid=335492"