अवरोधित हो जाना
इलेक्ट्रानिक्स में, लैच-अप एक प्रकार का शार्ट सर्किट है जो एक एकीकृत सर्किट (आईसी) में हो सकता है। अधिक विशेष रूप से, यह एक MOSFET सर्किट की बिजली आपूर्ति पटरियों के बीच एक कम-विद्युत प्रतिबाधा पथ का अनजाने में निर्माण है, जो एक परजीवी संरचना को ट्रिगर करता है जो भाग के उचित कामकाज को बाधित करता है, संभवतः अतिप्रवाह के कारण इसके विनाश की ओर भी जाता है। इस स्थिति को ठीक करने के लिए एक पावर साइकिलिंग की आवश्यकता होती है।
परजीवी संरचना आमतौर पर एक thyristor (या सिलिकॉन नियंत्रित शुद्धि कारक) के बराबर होती है, एक पीएन जंक्शन संरचना जो एक पीएनपी और एक एनपीएन द्विध्रुवी जंक्शन ट्रांजिस्टर के रूप में कार्य करती है जो एक दूसरे के बगल में खड़ी होती है। लैच-अप के दौरान जब एक ट्रांजिस्टर कंडक्ट कर रहा होता है, तो दूसरा भी कंडक्ट करना शुरू कर देता है। वे दोनों एक दूसरे को संतृप्ति में तब तक रखते हैं जब तक संरचना आगे-पक्षपाती है और इसके माध्यम से कुछ करंट प्रवाहित होता है - जिसका अर्थ आमतौर पर पावर-डाउन तक होता है। एससीआर परजीवी संरचना गेट्स के आउटपुट ड्राइवरों पर टोटेम-पोल पीएमओएस और एनएमओएस ट्रांजिस्टर जोड़ी के हिस्से के रूप में बनाई गई है।
लैच-अप को बिजली की पटरियों के बीच नहीं होना है - यह किसी भी स्थान पर हो सकता है जहां आवश्यक परजीवी संरचना मौजूद हो। लैच-अप का एक सामान्य कारण एक डिजिटल चिप के इनपुट या आउटपुट पिन पर एक सकारात्मक या नकारात्मक वोल्टेज स्पाइक है जो डायोड ड्रॉप से अधिक रेल वोल्टेज से अधिक है। एक अन्य कारण आपूर्ति वोल्टेज पूर्ण अधिकतम रेटिंग से अधिक है, अक्सर बिजली आपूर्ति में एक क्षणिक (दोलन) वोल्टेज स्पाइक से। यह एक आंतरिक पी-एन जंक्शन के हिमस्खलन डायोड की ओर जाता है। यह अक्सर उन सर्किटों में होता है जो कई आपूर्ति वोल्टेज का उपयोग करते हैं जो पावर-अप पर आवश्यक अनुक्रम में नहीं आते हैं, जिससे डेटा लाइनों पर वोल्टेज उन भागों की इनपुट रेटिंग से अधिक हो जाता है जो अभी तक नाममात्र आपूर्ति वोल्टेज तक नहीं पहुंचे हैं। लैच-अप स्थिरविद्युत निर्वाह इवेंट के कारण भी हो सकता है।
लैच-अप का एक अन्य सामान्य कारण आयनीकरण विकिरण है जो इसे अंतरिक्ष (या बहुत अधिक ऊंचाई वाले) अनुप्रयोगों के लिए डिज़ाइन किए गए इलेक्ट्रॉनिक उत्पादों में एक महत्वपूर्ण मुद्दा बनाता है। एकल घटना परेशान एक लैच-अप है जो एकल घटना के कारण होता है, आमतौर पर कॉस्मिक किरणों या सौर फ्लेयर्स से भारी आयन या प्रोटॉन।[1][2]
सिंगल-इवेंट लैचअप (SEL) को विकिरण सख्त के हिस्से के रूप में कई निर्माण तकनीकों द्वारा पूरी तरह से समाप्त किया जा सकता है।[3] हाई-पॉवर माइक्रोवेव इंटरफेरेंस भी लैच अप को ट्रिगर कर सकता है।[4] सीएमओएस इंटीग्रेटेड सर्किट और टीटीएल इंटीग्रेटेड सर्किट दोनों ही उच्च तापमान पर लैच-अप के लिए अतिसंवेदनशील होते हैं।[5]
सीएमओएस लैच-अप
सभी CMOS IC में लैच-अप पाथ होते हैं, लेकिन कई डिज़ाइन तकनीकें हैं जो लैच-अप की संवेदनशीलता को कम करती हैं।[6][7][8]
सीएमओएस प्रौद्योगिकी में, कई आंतरिक द्विध्रुवीय जंक्शन ट्रांजिस्टर हैं। CMOS प्रक्रियाओं में, ये ट्रांजिस्टर समस्याएँ पैदा कर सकते हैं जब n-well/p-well और सब्सट्रेट के संयोजन के परिणामस्वरूप परजीवी n-p-n-p संरचनाओं का निर्माण होता है। इन थाइरिस्टर जैसे उपकरणों को ट्रिगर करने से वीडीडी और जीएनडी लाइनों की कमी होती है, जिसके परिणामस्वरूप आमतौर पर चिप का विनाश होता है, या एक सिस्टम विफलता जिसे केवल पावर-डाउन द्वारा हल किया जा सकता है। [9] पहले चित्र में एन-वेल संरचना पर विचार करें। N-p-n-p संरचना NMOS के स्रोत, p-सब्सट्रेट, n-वेल और PMOS के स्रोत से बनती है। एक समतुल्य सर्किट भी दिखाया गया है। जब दो बाइपोलर ट्रांजिस्टर में से एक फॉरवर्ड बायस्ड हो जाता है (वेल, या सब्सट्रेट के माध्यम से करंट प्रवाहित होने के कारण), तो यह दूसरे ट्रांजिस्टर के आधार को फीड करता है। यह सकारात्मक प्रतिक्रिया सर्किट के विफल होने या जलने तक धारा को बढ़ाती है।
1977 में ह्यूजेस एयरक्राफ्ट कंपनी द्वारा सीएमओएस लैच-अप को रोकने के लिए अब उद्योग-मानक तकनीक का आविष्कार किया गया था।[10]
लैच-अप को रोकना
एनएमओएस और पीएमओएस ट्रांजिस्टर दोनों के चारों ओर इंसुलेटिंग ऑक्साइड (जिसे ट्रेंच कहा जाता है) की एक परत जोड़कर चिप्स को लैच-अप के लिए प्रतिरोधी बनाना संभव है। यह इन ट्रांजिस्टरों के बीच परजीवी सिलिकॉन-नियंत्रित दिष्टकारी (SCR) संरचना को तोड़ता है। ऐसे हिस्से ऐसे मामलों में महत्वपूर्ण होते हैं जहां बिजली और सिग्नल की उचित अनुक्रमण की गारंटी नहीं दी जा सकती है, जैसे गर्म स्वैप डिवाइस।
भारी मात्रा में डोप किए गए सबस्ट्रेट्स पर उगाए गए हल्के डोप किए गए एपीटैक्सियल परतों में निर्मित डिवाइस भी लैच-अप के लिए कम संवेदनशील होते हैं। अत्यधिक डोप्ड परत वर्तमान सिंक के रूप में कार्य करती है जहां अतिरिक्त अल्पसंख्यक वाहक जल्दी से पुनः संयोजित हो सकते हैं।[11] इंसुलेटर पर अधिकांश सिलिकॉन | सिलिकॉन-ऑन-इन्सुलेटर डिवाइस स्वाभाविक रूप से लैच-अप-प्रतिरोधी हैं। लैच-अप टब के बीच कम प्रतिरोध वाला कनेक्शन है[clarification needed] और बिजली आपूर्ति रेल।
साथ ही कुंडी से बचने के लिए प्रत्येक ट्रांजिस्टर के लिए एक अलग नल कनेक्शन लगाया जाता है। लेकिन इससे डिवाइस का आकार बढ़ जाएगा इसलिए फैब्स टैप लगाने के लिए न्यूनतम जगह देते हैं, उदाहरण के लिए, 130 एनएम तकनीक में 10 माइक्रोन।[clarification needed]
लैच-अप के लिए परीक्षण
- देखें इलेक्ट्रॉनिक उद्योग गठबंधन /जेईडीईसी मानक आईसी लैच-अप टेस्ट ईआईए/जेईएसडी78।
संदर्भ
- ↑ R. Koga, K.B. Crawford, S.J. Hansel, B.M. Johnson, D.D. Lau, S.H. Penzin, S.D. Pinkerton, M.C. Maher. "AN-932 SEU and Latch Up Tolerant Advanced CMOS Technology". 1994.
- ↑ "Single-event latch-up protection of integrated circuits". 2002.
- ↑ D. J. Shirley and M. K. McLelland. "The Next-Generation SC-7 RISC Spaceflight Computer". Southwest Research Institute. p. 3
- ↑ H. Wang, J. Li, H. Li, K. Xiao and H. Chen. "Experimental study and Spice simulation of CMOS inverters latch-up effects due to high power microwave interference". 2008.
- ↑ Cooper, M.S.; Retzler, J.P. "High Temperature Schottky TTL latch-up". doi: 10.1109/TNS.1978.4329568 1978.
- ↑ "Understanding Latch-Up in Advanced CMOS Logic". quote: "structures used in all CMOS ICs ... have latch-up paths associated with them"
- ↑ Jerry C. Whitaker. "Microelectronics 2nd Edition". 2005. p. 7-7 to 7-8. quote: "CMOS inverters and gates inherently have ... parasitic bipolar transistors that form a silicon controlled rectifier (SCR). Although ... latch-up cannot be avoided, CMOS manufacturers design input and output circuits that are latch-up resistant"
- ↑ Fairchild. "Fairchild's Process Enhancements Eliminate the CMOS SCR Latch-Up Problem In 74HC Logic". 1998.
- ↑ Jan M. Rabaey, University of California,Berkeley;Anantha Chandrakasan, Massachusetts Institute of Technology,Cambridge;Borivoje Nikolic, University of California, Berkeley; Digital Integrated Circuits (2nd Edition) ISBN 978-0-13-090996-1
- ↑ "Hughes Aircraft Patent US4173767".
- ↑ Stephen A. Campbell, The Science and Engineering of Microelectronic Fabrication, Oxford University Press (Indian Edition 2007) p.461 ISBN 978-0-19-568144-4