चरण डिटेक्टर

चार चरण डिटेक्टर। सिग्नल का प्रवाह बाएं से दाएं होता है। ऊपरी बाएँ में एक गिल्बर्ट सेल है, जो साइन तरंगों और वर्ग तरंगों के लिए अच्छा काम करता है, लेकिन दालों के लिए कम अच्छा है। वर्गाकार तरंगों के मामले में यह XOR गेट के रूप में कार्य करता है, जिसे NAND गेट से भी बनाया जा सकता है। बीच में बाईं ओर दो फेज डिटेक्टर हैं: फीडबैक जोड़ना और एक नंद गेट को हटाना एक समय आवृत्ति डिटेक्टर का उत्पादन करता है। विलंब रेखा डेड बैंड से बचती है। दाईं ओर एक चार्ज पंप है जिसके आउटपुट पर एक फिल्टर है।

एक चरण डिटेक्टर या चरण तुलनित्र एक आवृत्ति मिक्सर, एनालॉग गुणक या डिजिटल तर्क सर्किट है जो सिग्नल उत्पन्न करता है जो दो सिग्नल इनपुट के बीच चरण में अंतर का प्रतिनिधित्व करता है।

फेज डिटेक्टर चरण बंद लूप (PLL) का एक अनिवार्य तत्व है। अन्य अनुप्रयोगों में चरण अंतर का पता लगाना महत्वपूर्ण है, जैसे कि विद्युत मोटर कंट्रोल, राडार और दूरसंचार सिस्टम, सर्वोमैकेनिज्म मैकेनिज्म और डिमॉड्युलेटर

प्रकार

चरण-लॉक लूप सर्किट के चरण डिटेक्टरों को दो प्रकारों में वर्गीकृत किया जा सकता है। एक टाइप I डिटेक्टर को एनालॉग सिग्नल या स्क्वायर-वेव डिजिटल सिग्नल द्वारा संचालित करने के लिए डिज़ाइन किया गया है और अंतर आवृत्ति पर आउटपुट पल्स उत्पन्न करता है। टाइप I डिटेक्टर हमेशा एक आउटपुट तरंग उत्पन्न करता है, जिसे चरण-लॉक लूप वोल्टेज-नियंत्रित ऑसिलेटर (VCO) को नियंत्रित करने के लिए फ़िल्टर किया जाना चाहिए। एक प्रकार II डिटेक्टर केवल इनपुट और संदर्भ दालों के किनारों के सापेक्ष समय के प्रति संवेदनशील होता है और जब दोनों सिग्नल एक ही आवृत्ति पर होते हैं तो चरण अंतर के अनुपात में एक निरंतर आउटपुट उत्पन्न करता है। यह आउटपुट VCO के नियंत्रण वोल्टेज में तरंग (विद्युत) का उत्पादन नहीं करेगा।

एनालॉग चरण डिटेक्टर

चरण डिटेक्टर को अपने दो इनपुट संकेतों के चरण अंतर की गणना करने की आवश्यकता होती है। चलो α पहले इनपुट का चरण हो और β दूसरे का चरण हो। चरण डिटेक्टर के लिए वास्तविक इनपुट सिग्नल, हालांकि, α और β नहीं हैं, बल्कि sin(α) और cos(β) जैसे sinusoid हैं। सामान्य तौर पर, चरण अंतर की गणना करने में प्रत्येक सामान्यीकृत इनपुट के आर्क्साइन और आर्ककोसाइन की गणना करना (हमेशा बढ़ते चरण प्राप्त करने के लिए) और घटाव करना शामिल होगा। ऐसी अनुरूप गणना कठिन है। सौभाग्य से, कुछ अनुमानों का उपयोग करके गणना को सरल बनाया जा सकता है।

मान लें कि चरण अंतर छोटा होगा (उदाहरण के लिए, 1 रेडियन से बहुत कम)। साइन फ़ंक्शन के लिए लघु-कोण सन्निकटन और त्रिकोणमितीय पहचानों की सूची # उत्पाद-से-योग और योग-से-उत्पाद पहचान उपज:

$\alpha -\beta \approx \sin(\alpha -\beta )=\sin \alpha \cos \beta -\sin \beta \cos \alpha$

अभिव्यक्ति से पता चलता है कि दो मल्टीप्लायरों के आउटपुट को योग करके एक चतुर्भुज चरण डिटेक्टर बनाया जा सकता है। फेज शिफ्ट नेटवर्क के साथ क्वाडरेचर सिग्नल बन सकते हैं। मल्टीप्लायरों के लिए दो सामान्य कार्यान्वयन डबल संतुलित डायोड मिक्सर, डायोड रिंग और चार-चतुर्थांश गुणक, गिल्बर्ट सेल हैं।

दो गुणकों का उपयोग करने के बजाय, एक अधिक सामान्य चरण डिटेक्टर एकल गुणक और एक अलग त्रिकोणमितीय पहचान का उपयोग करता है:

$\sin \alpha \cos \beta ={\sin(\alpha -\beta ) \over 2}+{\sin(\alpha +\beta ) \over 2}\approx {\alpha -\beta \over 2}+{\sin(\alpha +\beta ) \over 2}$

पहला कार्यकाल वांछित चरण अंतर प्रदान करता है। दूसरा शब्द दो बार संदर्भ आवृत्ति पर साइनसॉइड है, इसलिए इसे फ़िल्टर किया जा सकता है। सामान्य तरंगों के मामले में चरण डिटेक्टर आउटपुट को चरण डिटेक्टर विशेषता के साथ वर्णित किया गया है।

एक मिक्सर-आधारित डिटेक्टर (उदाहरण के लिए, एक स्कॉटकी डायोड-आधारित डबल-संतुलित मिक्सर) चरण शोर फर्श प्रदर्शन और सिस्टम संवेदनशीलता में परम प्रदान करता है। चूंकि यह चरण डिटेक्टर आउटपुट पर परिमित पल्स चौड़ाई नहीं बनाता है।मिक्सर-आधारित पीडी का एक अन्य लाभ इसकी सापेक्ष सादगी है। चतुर्भुज और सरल गुणक चरण डिटेक्टरों दोनों में एक आउटपुट होता है जो इनपुट एम्पलीट्यूड के साथ-साथ चरण अंतर पर निर्भर करता है। व्यवहार में, आयाम निर्भरता को दूर करने के लिए डिटेक्टर में इनपुट से पहले इनपुट सिग्नल के इनपुट एम्पलीट्यूड को सामान्य किया जाता है।

डिजिटल चरण डिटेक्टर

एक उदाहरण CMOS डिजिटल चरण आवृत्ति डिटेक्टर। इनपुट आर और वी हैं जबकि आउटपुट यू_p और डी_n एक चार्ज पंप को खिलाओ।

स्क्वायर वेव सिग्नल के लिए उपयुक्त चरण डिटेक्टर को एक्सओआर | एक्सक्लूसिव-ओआर (एक्सओआर) तर्क द्वार से बनाया जा सकता है। जब दो संकेतों की तुलना पूरी तरह से चरण में होती है, तो एक्सओआर गेट के आउटपुट में शून्य का निरंतर स्तर होगा। जब दो सिग्नल चरण में 1 डिग्री से भिन्न होते हैं, तो एक्सओआर गेट का आउटपुट प्रत्येक चक्र के 1/180 वें भाग के लिए उच्च होगा - एक चक्र का अंश जिसके दौरान दो सिग्नल मूल्य में भिन्न होते हैं। जब सिग्नल 180 डिग्री से भिन्न होते हैं - यानी, एक सिग्नल उच्च होता है जब दूसरा कम होता है, और इसके विपरीत - प्रत्येक चक्र में एक्सओआर गेट का आउटपुट उच्च रहता है। इस चरण डिटेक्टर को ऐसे इनपुट की आवश्यकता होती है जो सममित वर्ग तरंगें हों, या लगभग इतनी ही।

एक्सओआर डिटेक्टर एनालॉग मिक्सर से अच्छी तरह से तुलना करता है जिसमें यह 90 डिग्री चरण अंतर के पास लॉक होता है और इसमें दो बार संदर्भ आवृत्ति पर पल्स वेव आउटपुट होता है। चरण अंतर के अनुपात में आउटपुट कर्तव्य चक्र को बदलता है। XOR गेट के आउटपुट को लो पास फिल्टर पर लागू करने से एक एनालॉग वोल्टेज उत्पन्न होता है जो दो संकेतों के बीच चरण अंतर के समानुपाती होता है। इसकी शेष विशेषताएं कैप्चर रेंज, लॉक टाइम, रेफरेंस नकली और लो-पास फिल्टर आवश्यकताओं के लिए एनालॉग मिक्सर के समान हैं।

डिजिटल फेज़ डिटेक्टर एक नमूना और पकड़ सर्किट, एक चार्ज पंप, या एक लॉजिक सर्किट पर आधारित हो सकते हैं जिसमें फ्लिप-फ्लॉप (इलेक्ट्रॉनिक्स)|फ्लिप-फ्लॉप शामिल होते हैं। जब PLL में लॉजिक गेट्स पर आधारित फेज़ डिटेक्टर का उपयोग किया जाता है, तो यह VCO को एक इनपुट सिग्नल के साथ सिंक्रोनाइज़ करने के लिए बाध्य कर सकता है, भले ही इनपुट सिग्नल की आवृत्ति VCO की प्रारंभिक आवृत्ति से काफी भिन्न हो। इस तरह के चरण डिटेक्टरों में अन्य वांछनीय गुण भी होते हैं, जैसे बेहतर सटीकता जब तुलना किए जा रहे दो संकेतों के बीच केवल छोटे चरण के अंतर होते हैं और बेहतर चरण-लॉक लूप रेंज#पुल-इन रेंज|पुल-इन रेंज।

चरण आवृत्ति डिटेक्टर

एक चरण आवृत्ति डिटेक्टर (PFD) एक अतुल्यकालिक सर्किट है जो मूल रूप से चार फ्लिप-फ्लॉप (यानी, RCA CD4046 और 1970 के दशक में शुरू किए गए मोटोरोला MC4344 एकीकृत सर्किट दोनों में पाए जाने वाले चरण-आवृत्ति डिटेक्टरों) से बना है। तर्क निर्धारित करता है कि दो संकेतों में से किसमें पहले या अधिक बार शून्य-क्रॉसिंग है। जब PLL एप्लिकेशन में उपयोग किया जाता है, तब भी लॉक प्राप्त किया जा सकता है जब यह आवृत्ति से बाहर हो।

पीएफडी मल्टीप्लायरों या एक्सओआर गेट्स जैसे सरल चरण डिटेक्टर डिजाइनों पर पुल-इन रेंज और लॉक टाइम में सुधार करता है। वे डिज़ाइन अच्छी तरह से काम करते हैं जब दो इनपुट चरण पहले से ही लॉक या लॉक के पास होते हैं, लेकिन जब चरण अंतर बहुत बड़ा होता है तो खराब प्रदर्शन करते हैं। जब चरण अंतर बहुत बड़ा होता है (जो तब होता है जब तात्कालिक आवृत्ति अंतर बड़ा होता है), तो लूप गेन का संकेत उल्टा हो सकता है और वीसीओ को लॉक से दूर करना शुरू कर सकता है। पीएफडी को आउटपुट का उत्पादन करने का लाभ तब भी होता है जब दो संकेतों की तुलना न केवल चरण में बल्कि आवृत्ति में भिन्न होती है। एक चरण आवृत्ति डिटेक्टर पीएलएल अनुप्रयोगों में झूठी लॉक स्थिति को रोकता है, जिसमें पीएलएल इनपुट सिग्नल के गलत चरण या गलत आवृत्ति (उदाहरण के लिए, इनपुट सिग्नल का हार्मोनिक) के साथ सिंक्रनाइज़ करता है।

एक बैंग-बैंग चार्ज पंप फेज फ्रीक्वेंसी डिटेक्टर एक जोड़नेवाला के रूप में कार्य करने वाले कैपेसिटर को निश्चित कुल चार्ज, या तो सकारात्मक या नकारात्मक के साथ वर्तमान दालों की आपूर्ति करता है। बैंग-बैंग चार्ज पंप के लिए एक फेज डिटेक्टर में हमेशा एक 'डेड बैंड' होना चाहिए, जहां इनपुट के फेज इतने करीब हों कि डिटेक्टर कुल प्रभाव के लिए या तो चार्ज पंपों में से किसी एक को या दोनों में से किसी को भी फायर न करे। बैंग-बैंग चरण डिटेक्टर सरल होते हैं लेकिन मृत बैंड के भीतर बहाव के कारण महत्वपूर्ण न्यूनतम पीक-टू-पीक जिटर से जुड़े होते हैं।

1976 में यह दिखाया गया था कि मूल RCA/Motorola चार फ्लिप-फ्लॉप कॉन्फ़िगरेशन के बजाय तीन-राज्य चरण फ़्रीक्वेंसी डिटेक्टर कॉन्फ़िगरेशन (केवल दो फ़्लिप-फ़्लॉप (इलेक्ट्रॉनिक्स) | फ़्लिप-फ़्लॉप का उपयोग करके) का उपयोग करके, इस समस्या को सुरुचिपूर्ण ढंग से दूर किया जा सकता है . अन्य प्रकार के चरण-आवृत्ति डिटेक्टरों के लिए, हालांकि संभवतः कम-सुरुचिपूर्ण, समाधान मृत क्षेत्र की घटना के लिए मौजूद हैं। अन्य समाधान आवश्यक हैं क्योंकि तीन-राज्य चरण-आवृत्ति डिटेक्टर यादृच्छिक सिग्नल गिरावट वाले कुछ अनुप्रयोगों के लिए काम नहीं करता है, जो कुछ सिग्नल पुनर्जनन प्रणालियों (जैसे, घड़ी की वसूली डिजाइन) के इनपुट पर पाया जा सकता है। एक आनुपातिक चरण डिटेक्टर एक चार्ज पंप को नियोजित करता है जो पता लगाए गए चरण त्रुटि के अनुपात में चार्ज मात्रा की आपूर्ति करता है। कुछ में डेड बैंड होते हैं और कुछ में नहीं। विशेष रूप से, कुछ डिज़ाइन चरण अंतर शून्य होने पर भी ऊपर और नीचे दोनों नियंत्रण दालों का उत्पादन करते हैं। ये दालें छोटी होती हैं, मुख्य रूप से समान अवधि होती हैं, और चरण पूरी तरह से मेल खाने पर चार्ज पंप को समान चार्ज सकारात्मक और नकारात्मक वर्तमान दालों का उत्पादन करने का कारण बनता है। इस तरह की नियंत्रण प्रणाली के साथ चरण डिटेक्टर एक मृत बैंड प्रदर्शित नहीं करते हैं और आमतौर पर पीएलएल में उपयोग किए जाने पर न्यूनतम न्यूनतम पीक-टू-पीक जिटर होता है।

पीएलएल अनुप्रयोगों में अक्सर यह जानना आवश्यक होता है कि लूप लॉक से बाहर कब है। अधिक जटिल डिजिटल चरण-आवृत्ति डिटेक्टरों में आमतौर पर एक आउटपुट होता है जो आउट-ऑफ-लॉक स्थिति के विश्वसनीय संकेत की अनुमति देता है।

इलेक्ट्रॉनिक चरण डिटेक्टर

कुछ सिग्नल प्रोसेसिंग तकनीकों जैसे कि रडार में उपयोग की जाने वाली तकनीकों को उस सिग्नल में एन्कोडेड सभी सूचनाओं को पुनर्प्राप्त करने के लिए आयाम और सिग्नल के चरण दोनों की आवश्यकता हो सकती है। एक तकनीक एक उत्पाद डिटेक्टर के एक पोर्ट में एक सीमक|आयाम-सीमित सिग्नल और दूसरे पोर्ट में एक संदर्भ सिग्नल फीड करना है; डिटेक्टर का आउटपुट संकेतों के बीच चरण अंतर का प्रतिनिधित्व करेगा।

ऑप्टिकल चरण डिटेक्टर

ऑप्टिक्स चरण में डिटेक्टरों को इंटरफेरोमीटर के रूप में भी जाना जाता है। स्पंदित (आयाम मॉड्यूटेड) प्रकाश के लिए, वाहकों के बीच चरण को मापने के लिए कहा जाता है। गैर-रैखिक प्रकाशिकी में क्रॉस सहसंबंध के माध्यम से दो छोटे ऑप्टिकल दालों के लिफाफे के बीच देरी को मापना भी संभव है। और एक नॉनलाइनियर क्रिस्टल में पल्स भेजकर आवृत्ति कंघी को मापना संभव है। वहाँ स्पेक्ट्रम व्यापक हो जाता है और किनारों पर आकार चरण पर महत्वपूर्ण रूप से निर्भर करता है।

यह भी देखें

• वाहक वसूली
• विभेदक प्रवर्धक

संदर्भ

• Crawford, James A. (1994), Frequency Synthesizer Design Handbook, Artech House, ISBN 0-89006-440-7
• Wolaver, Dan H. (1991), Phase-Locked Loop Circuit Design, Prentice Hall, ISBN 0-13-662743-9
• Devon Fernandez and Sanjeev Manandhar (8 December 2003). "Digital Phase Locked Loop" (PDF). Retrieved 2006-04-25. {{cite journal}}: Cite journal requires |journal= (help)
• Zilic, Zeljko (2001-08-17). "Phase- and Delay-Locked Loop Clock Control in Digital Systems". TechOnLine. Archived from the original on 2006-05-15. Retrieved 2006-04-25.
• Mike Curtin and Paul O'Brien (July–August 1999). "Phase Locked Loops for High-Frequency Receivers and Transmitters-3". Analog Dialogue. Analog Devices. Retrieved 2006-04-25.

आगे की पढाई

• Egan, William F. (2000), Frequency Synthesis by Phase-lock (2nd ed.), John Wiley & Sons, ISBN 0-471-32104-4

इस पेज में लापता आंतरिक लिंक की सूची

• स्क्वेर वेव
• साइन लहर
• वोल्टेज नियंत्रित थरथरानवाला
• छोटे-कोण सन्निकटन
• साइकिल शुल्क
• एकीकृत परिपथ
• घबराना
• पार सहसंबंध
• गैर रेखीय प्रकाशिकी
• आयाम संशोधित
• विभेदक एम्पलीफायर

बाहरी कड़ियाँ

• Chapter 8 Modulators and Demodulators
• Phase-Lock Loop Applications Using the MAX9382 Archived 2009-02-08 at the Wayback Machine
• Phase-Lock Loop Phase Detectors