डिज़ाइन समापन

डिज़ाइन क्लोजर डिजिटल इलेक्ट्रॉनिक डिज़ाइन प्रवाह (EDA)EDA) का एक हिस्सा है जिसके द्वारा डिज़ाइन बाधाओं और उद्देश्यों की बढ़ती सूची को पूरा करने के लिए एक एकीकृत सर्किट (यानी बहुत बड़े पैमाने पर एकीकरण) डिज़ाइन को उसके प्रारंभिक विवरण से संशोधित किया जाता है।

आईसी डिज़ाइन में प्रत्येक चरण (जैसे स्थैतिक समय विश्लेषण, प्लेसमेंट (ईडीए), रूटिंग (ईडीए, और इसी तरह) पहले से ही जटिल है और अक्सर अध्ययन का अपना क्षेत्र बनाता है। हालाँकि, यह आलेख समग्र डिज़ाइन समापन प्रक्रिया को देखता है, जो एक चिप को उसकी प्रारंभिक डिज़ाइन स्थिति से अंतिम रूप तक ले जाता है जिसमें उसकी सभी डिज़ाइन बाधाएँ पूरी होती हैं।

परिचय

प्रत्येक चिप किसी अच्छी चीज़ के बारे में किसी के विचार के रूप में शुरू होती है: यदि हम एक ऐसा हिस्सा बना सकते हैं जो कार्य X करता है, तो हम सभी अमीर होंगे! एक बार अवधारणा स्थापित हो जाने के बाद, विपणन से जुड़े किसी व्यक्ति का कहना है कि इस चिप को लाभप्रद बनाने के लिए, इसकी लागत $C होनी चाहिए और आवृत्ति F पर चलना चाहिए। विनिर्माण से जुड़े किसी व्यक्ति का कहना है कि इस चिप के लक्ष्यों को पूरा करने के लिए, इसकी उपज Y% होनी चाहिए। पैकेजिंग से कोई कहता है, "इसे पी पैकेज में फिट होना चाहिए और डब्ल्यू वाट से अधिक का क्षय नहीं होना चाहिए।" अंततः, टीम उन सभी बाधाओं और उद्देश्यों की एक विस्तृत सूची तैयार करती है जिन्हें उन्हें एक ऐसा उत्पाद बनाने के लिए पूरा करना होगा जिसे लाभप्रद रूप से बेचा जा सके। इसके बाद प्रबंधन एक डिज़ाइन टीम बनाता है, जिसमें चिप आर्किटेक्ट, लॉजिक डिज़ाइनर, कार्यात्मक सत्यापन इंजीनियर, भौतिक डिज़ाइनर और टाइमिंग इंजीनियर शामिल होते हैं, और उन्हें विशिष्टताओं के अनुसार चिप बनाने का काम सौंपा जाता है।

बाधाएं बनाम उद्देश्य

बाधाओं और उद्देश्यों के बीच अंतर सीधा है: बाधा एक डिज़ाइन लक्ष्य है जिसे डिज़ाइन के सफल होने के लिए पूरा किया जाना चाहिए। उदाहरण के लिए, एक चिप को एक विशिष्ट आवृत्ति पर चलाने की आवश्यकता हो सकती है ताकि यह सिस्टम में अन्य घटकों के साथ इंटरफेस कर सके। इसके विपरीत, एक उद्देश्य एक डिज़ाइन लक्ष्य होता है जहाँ अधिक होता है (या कम) बेहतर है. उदाहरण के लिए, उपज आम तौर पर एक उद्देश्य है, जिसे कम विनिर्माण लागत के लिए अधिकतम किया जाता है। डिज़ाइन समापन के प्रयोजनों के लिए, बाधाओं और उद्देश्यों के बीच अंतर महत्वपूर्ण नहीं है; यह आलेख शब्दों का परस्पर उपयोग करता है।

डिज़ाइन क्लोजर फ़्लो का विकास

चिप डिज़ाइन करना बहुत आसान काम हुआ करता था। वीएलएसआई के शुरुआती दिनों में, एक चिप में कुछ हज़ार लॉजिक सर्किट होते थे जो कुछ मेगाहर्ट्ज की गति पर एक सरल कार्य करते थे। डिज़ाइन बंद करना सरल था: यदि सभी आवश्यक सर्किट और तार फिट होते हैं, तो चिप वांछित कार्य करेगा।

आधुनिक डिज़ाइन क्लोजर ने परिमाण के क्रम को और अधिक जटिल बना दिया है। आधुनिक लॉजिक चिप्स में दसियों से करोड़ों लॉजिक तत्व कई गति से स्विच हो सकते हैं GHz. यह सुधार मूर के प्रौद्योगिकी स्केलिंग के नियम से प्रेरित है, और इसने कई नए डिज़ाइन विचार पेश किए हैं। परिणामस्वरूप, एक आधुनिक वीएलएसआई डिज़ाइनर को प्रदर्शन, शक्ति, सिग्नल अखंडता, विश्वसनीयता और उपज सहित दर्जनों डिज़ाइन बाधाओं और उद्देश्यों की सूची के विरुद्ध चिप के प्रदर्शन पर विचार करना चाहिए। बाधाओं की इस बढ़ती सूची के जवाब में, डिज़ाइन क्लोजर प्रवाह कार्यों की एक सरल रैखिक सूची से एक बहुत ही जटिल, अत्यधिक पुनरावृत्त प्रवाह में विकसित हुआ है जैसे कि निम्नलिखित सरलीकृत ASIC डिज़ाइन प्रवाह:

संदर्भ ASIC डिज़ाइन प्रवाह

• संकल्पना चरण: एक चिप के कार्यात्मक उद्देश्य और वास्तुकला विकसित की जाती है।
• तर्क डिजाइन: आर्किटेक्चर को रजिस्टर ट्रांसफर लेवल (आरटीएल) भाषा में लागू किया जाता है, फिर यह सत्यापित करने के लिए सिम्युलेटेड किया जाता है कि यह वांछित कार्य करता है। इसमें कार्यात्मक सत्यापन शामिल है.
• फ्लोरप्लानिंग: चिप का आरटीएल चिप के सकल क्षेत्रों को सौंपा गया है, इनपुट/आउटपुट (आई/ओ) पिन सौंपे गए हैं और बड़ी वस्तुएं (सरणी, कोर, आदि) रखी गई हैं।
• तर्क संश्लेषण: आरटीएल को चिप की लक्ष्य तकनीक में गेट-स्तरीय नेटलिस्ट में मैप किया जाता है।
• टेस्टैबिलिटी के लिए डिज़ाइन: स्कैन चेन जैसी परीक्षण संरचनाएं डाली जाती हैं।
• प्लेसमेंट (ईडीए): नेटलिस्ट में गेट्स को चिप पर नॉनओवरलैपिंग स्थानों पर सौंपा गया है।
• तर्क/प्लेसमेंट परिशोधन: प्रदर्शन और शक्ति बाधाओं को बंद करने के लिए पुनरावृत्तीय तार्किक और प्लेसमेंट परिवर्तन।
• घड़ी वितरण नेटवर्क: संतुलित बफर्ड घड़ी के पेड़ों को डिजाइन में पेश किया गया है।
• रूटिंग (ईडीए): नेटलिस्ट में गेटों को जोड़ने वाले तार जोड़े जाते हैं।
• पोस्टवायरिंग अनुकूलन: शेष प्रदर्शन, शोर और उपज उल्लंघन हटा दिए जाते हैं।
• विनिर्माण योग्यता के लिए डिज़ाइन (आईसी): उत्पादन को यथासंभव आसान बनाने के लिए, जहां संभव हो, डिज़ाइन को संशोधित किया जाता है।
• साइनऑफ़ (ईडीए): चूँकि त्रुटियाँ महँगी, समय लेने वाली और पहचानना कठिन है, व्यापक त्रुटि जाँच नियम है, औपचारिक तुल्यता जाँच और डिज़ाइन नियम जाँच।
• रकम गंवाना; मर जाना और मास्क निर्माण: मास्क डेटा तैयार करने में डिज़ाइन डेटा को फोटोमास्क में बदल दिया जाता है।

डिज़ाइन बाधाओं का विकास

प्रवाह का उद्देश्य किसी डिज़ाइन को अवधारणा चरण से कार्यशील चिप तक ले जाना है। प्रवाह की जटिलता डिज़ाइन बंद करने की बाधाओं की सूची के जुड़ने और विकसित होने का प्रत्यक्ष परिणाम है। इस विकास को समझने के लिए डिज़ाइन बाधा के जीवन चक्र को समझना महत्वपूर्ण है। सामान्य तौर पर, डिज़ाइन की बाधाएँ निम्नलिखित पाँच-चरणीय विकास के माध्यम से डिज़ाइन प्रवाह को प्रभावित करती हैं:

• प्रारंभिक चेतावनियाँ: चिप संबंधी समस्याएँ उत्पन्न होने से पहले, शिक्षाविद और उद्योग के दूरदर्शी कुछ नई प्रौद्योगिकी प्रभाव के भविष्य के प्रभाव के बारे में गंभीर भविष्यवाणियाँ करते हैं।
• हार्डवेयर समस्याएँ: नए प्रभाव के कारण छिटपुट हार्डवेयर विफलताएँ क्षेत्र में दिखाई देने लगती हैं। चिप को कार्यशील बनाने के लिए पोस्टमैन्युफैक्चरिंग रीडिज़ाइन और हार्डवेयर री-स्पिन की आवश्यकता होती है।
• परीक्षण और त्रुटि: प्रभाव पर बाधाएं तैयार की जाती हैं और पोस्टडिज़ाइन जांच को चलाने के लिए उपयोग की जाती हैं। बाधा का उल्लंघन मैन्युअल रूप से तय किया जाता है।
• ढूंढें और मरम्मत करें: बड़ी संख्या में बाधाओं का उल्लंघन स्वचालित पोस्टडिज़ाइन विश्लेषण और मरम्मत प्रवाह के निर्माण को प्रेरित करता है।
• भविष्यवाणी करें और रोकें: प्रभाव के पूर्वानुमानित अनुमानों का उपयोग करके बाधा जांच प्रवाह में पहले चलती है। ये बाधा के उल्लंघन को रोकने के लिए अनुकूलन चलाते हैं।

इस विकास का एक अच्छा उदाहरण सिग्नल अखंडता बाधा में पाया जा सकता है। 1990 के दशक के मध्य में (180 एनएम नोड), उद्योग के दूरदर्शी चिप्स के आने से बहुत पहले ही युग्मन शोर के आसन्न खतरों का वर्णन कर रहे थे असफल होना। 1990 के दशक के मध्य तक, उन्नत माइक्रोप्रोसेसर डिज़ाइनों में शोर की समस्याएँ सामने आ रही थीं। 2000 तक, स्वचालित शोर विश्लेषण उपकरण उपलब्ध थे और मैन्युअल फिक्स-अप का मार्गदर्शन करने के लिए उपयोग किए जाते थे। संपूर्ण प्रवाह द्वारा पहचाने गए विश्लेषण उपकरणों द्वारा पहचानी गई शोर समस्याओं की संख्या तेजी से बहुत अधिक हो गई मैन्युअल रूप से ठीक करने के लिए. जवाब में, सीएडी कंपनियों ने शोर निवारण प्रवाह विकसित किया जो वर्तमान में मौजूद है उद्योग में उपयोग करें.

किसी भी समय, डिज़ाइन प्रवाह में बाधाएँ उनके जीवन चक्र के विभिन्न चरणों में होती हैं। पर इस लेखन के समय, उदाहरण के लिए, प्रदर्शन अनुकूलन सबसे परिपक्व है और पांचवें स्थान पर है समय-संचालित डिज़ाइन प्रवाह के व्यापक उपयोग के साथ चरण। शक्ति- और दोष-उन्मुख उपज अनुकूलन चौथे चरण में प्रवेश कर चुका है; बिजली आपूर्ति अखंडता, एक प्रकार का शोर अवरोध, तीसरे चरण में है; सर्किट-सीमित उपज अनुकूलन दूसरे चरण में है, आदि। पहले चरण की आसन्न बाधा की एक सूची सेमीकंडक्टर्स के लिए अंतर्राष्ट्रीय प्रौद्योगिकी रोडमैप (आईटीआरएस) के 15-वर्षीय आउटलुक प्रौद्योगिकी रोडमैप में संकट हमेशा पाया जा सकता है।

जैसे-जैसे डिज़ाइन प्रवाह में एक बाधा परिपक्व होती है, यह प्रवाह के अंत से शुरुआत तक अपना काम करने लगती है। जैसे-जैसे यह ऐसा करता है, इसकी जटिलता और अन्य बाधाओं से जूझने की मात्रा भी बढ़ती जाती है। डिज़ाइन के बुनियादी विरोधाभासों में से एक के कारण बाधाएँ प्रवाह में ऊपर की ओर बढ़ती हैं: सटीकता बनाम। प्रभाव। विशेष रूप से, डिज़ाइन प्रवाह में किसी बाधा को जितनी जल्दी संबोधित किया जाता है, उसमें लचीलापन उतना ही अधिक होता है बाधा को संबोधित करें. विडम्बना यह है कि जितनी जल्दी डिज़ाइन प्रवाह में होगा, अनुपालन की भविष्यवाणी करना उतना ही कठिन होगा। उदाहरण के लिए, किसी लॉजिक फ़ंक्शन को पाइपलाइन करने का वास्तुशिल्प निर्णय कहीं अधिक प्रभाव डाल सकता है पोस्टरूटिंग फिक्स-अप की किसी भी मात्रा की तुलना में कुल चिप प्रदर्शन। साथ ही सटीक भविष्यवाणी भी कर रहा है चिप तर्क को संश्लेषित करने से पहले इस तरह के बदलाव का प्रदर्शन प्रभाव, अकेले रखा या रूट किया जाता है, बहुत होता है कठिन। इस विरोधाभास ने डिज़ाइन क्लोजर फ़्लो के विकास को कई तरीकों से आकार दिया है। सबसे पहले, इसकी आवश्यकता है डिज़ाइन प्रवाह अब अलग-अलग चरणों के रैखिक सेट से बना नहीं है। वीएलएसआई के प्रारंभिक चरण में यह था डिज़ाइन को अलग-अलग चरणों में तोड़ने के लिए पर्याप्त है, यानी, पहले तर्क संश्लेषण करें, फिर प्लेसमेंट करें, फिर करें रूटिंग. जैसे-जैसे डिज़ाइन क्लोजर बाधाओं की संख्या और जटिलता बढ़ी है, रैखिक डिज़ाइन प्रवाह बी हैटूट गया. अतीत में यदि रूटिंग के बाद बहुत अधिक समय संबंधी उल्लंघन शेष रह जाते थे, तो ऐसा होता था लूप बैक करना, टूल सेटिंग्स को थोड़ा संशोधित करना और पिछले प्लेसमेंट चरणों को फिर से निष्पादित करना आवश्यक है। यदि बाधाएँ अभी भी पूरी नहीं हुई थीं, प्रवाह में और पीछे पहुँचना और चिप तर्क को संशोधित करना आवश्यक था और संश्लेषण और प्लेसमेंट चरणों को दोहराएं। इस प्रकार की लूपिंग में समय भी लगता है और असमर्थ भी अभिसरण की गारंटी यानी, केवल एक बाधा उल्लंघन को ठीक करने के लिए प्रवाह में वापस लूप करना संभव है पाया कि सुधार ने एक और असंबंधित उल्लंघन को प्रेरित किया।

यह भी देखें

• समय समापन
• इलेक्ट्रॉनिक डिज़ाइन स्वचालन
• डिज़ाइन प्रवाह (EDA)
• एकीकृत सर्किट डिजाइन

संदर्भ

• Electronic Design Automation For Integrated Circuits Handbook, by Lavagno, Martin, and Scheffer, ISBN 0-8493-3096-3 A survey of the field of electronic design automation. In particular, this article is derived (with permission) from the introduction of Chapter 10, Volume II, Design Closure by John Cohn.