लिंग योजक

इलेक्ट्रानिक्स में, एक लिंग योजक एक विशेष रूप से तेज़ बाइनरी योजक है जिसे H. लिंग के समीकरणों का उपयोग करके डिज़ाइन किया गया है और आमतौर पर BiCMOS में लागू किया गया है। आईएसएससीसी 1996 में लिंग के समीकरणों पर आधारित 0.5 माइक्रोन सीएमओएस में हेवलेट पैकर्ड के सैमुअल नेफ्जिगर ने एक अभिनव 64 बिट योजक प्रस्तुत किया। नैफ्जिगर योजक की देरी 1 नैनोसेकंड, या 7 एफओ4 से कम थी। अधिक विवरण के लिए नीचे नफ़्ज़िंगर का पेपर देखें।

बाहरी संबंध

1. H. Ling, "High Speed Binary Parallel Adder", IEEE Transactions on Electronic Computers, EC-15, p. 799-809, October, 1966.
2. H. Ling, "High-Speed Binary Adder", IBM J. Res. Dev., vol.25, p. 156-66, 1981.
3. R. W. Doran, "Variants on an Improved Carry Look-Ahead Adder", IEEE Transactions on Computers, Vol.37, No.9, September 1988.
4. N. T. Quach, M. J. Flynn, "High-Speed Addition in CMOS", IEEE Transactions on Computers, Vol.41, No.12, December, 1992.
5. S. Naffziger, "A Sub-Nanosecond 0.5um 64b Adder Design", Digest of Technical Papers, 1996 IEEE International Solid-State Circuits Conference, San Francisco, 8-10 Feb. 1996, p. 362 –363.
6. S. Naffziger, "High Speed Addition Using Ling's Equations and Dynamic CMOS Logic", U.S. Patent No. 5,719,803, Issued: February 17, 1998.

Template:इलेक्ट्रॉनिक्स-आधार