सिंक्रोनस सर्किट
This article needs additional citations for verification. (December 2015) (Learn how and when to remove this template message) |
डिजिटल इलेक्ट्रॉनिक्स में, सिंक्रोनस सर्किट एक डिजिटल सर्किट होता है जिसमें मेमोरी तत्वों की स्थिति (कंप्यूटर विज्ञान) में परिवर्तन एक घड़ी सिग्नल द्वारा सिंक्रनाइज़ किया जाता है। अनुक्रमिक लॉजिक डिजिटल तर्क सर्किट में, डेटा को फ्लिप-फ्लॉप (इलेक्ट्रॉनिक्स) | फ्लिप-फ्लॉप या लैच नामक मेमोरी उपकरणों में संग्रहीत किया जाता है। फ्लिप-फ्लॉप का आउटपुट तब तक स्थिर रहता है जब तक कि उसके क्लॉक इनपुट पर एक पल्स लागू नहीं किया जाता है, जिसके बाद फ्लिप-फ्लॉप का इनपुट उसके आउटपुट में जुड़ जाता है। एक सिंक्रोनस लॉजिक सर्किट में, एक इलेक्ट्रॉनिक थरथरानवाला जिसे घड़ी (कंप्यूटिंग) कहा जाता है, दालों की एक स्ट्रिंग (अनुक्रम), घड़ी का संकेत उत्पन्न करता है। यह क्लॉक सिग्नल प्रत्येक भंडारण तत्व पर लागू होता है, इसलिए एक आदर्श सिंक्रोनस सर्किट में, इसके भंडारण घटकों के तर्क स्तर में प्रत्येक परिवर्तन एक साथ होता है। आदर्श रूप से, अगली घड़ी आने से पहले प्रत्येक भंडारण तत्व का इनपुट अपने अंतिम मूल्य पर पहुंच गया है, इसलिए पूरे सर्किट के व्यवहार का सटीक अनुमान लगाया जा सकता है। व्यावहारिक रूप से, प्रत्येक तार्किक ऑपरेशन के लिए कुछ देरी की आवश्यकता होती है, जिसके परिणामस्वरूप अधिकतम गति सीमाएं होती हैं जिस पर प्रत्येक सिंक्रोनस सिस्टम चल सकता है।
इन सर्किटों को सही ढंग से काम करने के लिए, घड़ी वितरण नेटवर्क के डिजाइन में बहुत अधिक देखभाल की आवश्यकता होती है। स्थैतिक समय विश्लेषण का उपयोग अक्सर अधिकतम सुरक्षित परिचालन गति निर्धारित करने के लिए किया जाता है।
लगभग सभी डिजिटल सर्किट, और विशेष रूप से लगभग सभी सीपीयू, एक वैश्विक घड़ी के साथ पूरी तरह से सिंक्रोनस सर्किट हैं। अपवादों की तुलना अक्सर पूर्णतः तुल्यकालिक सर्किट से की जाती है। अपवादों में स्व-तुल्यकालिक सर्किट शामिल हैं,[1][2][3][4] वैश्विक स्तर पर अतुल्यकालिक स्थानीय स्तर पर तुल्यकालिक सर्किट, और पूरी तरह से अतुल्यकालिक सर्किट।
यह भी देखें
- सिंक्रोनस नेटवर्क
- अतुल्यकालिक सर्किट
- मूर मशीन
- मैली मशीन
- परिमित अवस्था मशीन
- अनुक्रमिक तर्क
- मेमोरी (कंप्यूटिंग)
- नियंत्रण यूनिट
- अंकगणितीय तर्क इकाई
- प्रोसेसर रजिस्टर
- अनुप्रयोग-विशिष्ट एकीकृत सर्किट (एएसआईसी)
संदर्भ
- ↑ Asada and Ikeda Laboratories. "Self-synchronous Circuit". "Self Synchronous FPGA". 2009.
- ↑ "self synchronous configurable logic blocks".
- ↑ Devlin, Benjamin; Ikeda, Makoto; Asada, Kunihiro. "Energy Minimum Operation with Self Synchronous Gate-Level Autonomous Power Gating and Voltage Scaling". 2012. doi:10.1587/transele.E95.C.546
- ↑ Devlin, B. ; Ueki, H. ; Mori, S. ; Miyauchi, S. ; Ikeda, M. ; Asada, K. "Performance and side-channel attack analysis of a self synchronous montgomery multiplier processing element for RSA in 40nm CMOS". 2012. doi:10.1109/ASSCC.2012.6570807
- Templates that generate short descriptions
- Collapse templates
- Navigational boxes
- Navigational boxes without horizontal lists
- Sidebars with styles needing conversion
- Templates generating microformats
- Templates that are not mobile friendly
- Wikipedia metatemplates
- ऑटोमेटा (गणना)
- घड़ी का संकेत
- Machine Translated Page
- Created On 27/07/2023