COP400

National Semiconductor COP400

National Semiconductor COP420 in 28-pin plastic DIP. Late 1982 date code.
General information
Launched	1977 (1977)
Common manufacturer(s)	National Semiconductor Western Digital
Performance
Max. CPU clock rate	to 250 KHz
Data width	4 (RAM), 8 (ROM)
Address width	7 (RAM), 11 (ROM)
Architecture and classification
Application	Embedded
Instruction set	COP400
Physical specifications
Package(s)	24, 28, 40-pin DIP
History
Predecessor	MM5799 (PMOS COP)
Successor	COP8

COP400 या COP II एक 4-बिट microcontroller परिवार है जिसे 1977 में राष्ट्रीय अर्धचालक द्वारा उनके मूल PMOS लॉजिक COP माइक्रोकंट्रोलर के फॉलो-ऑन उत्पाद के रूप में पेश किया गया था। COP400 परिवार के सदस्य पूर्ण माइक्रो कंप्यूटर हैं जिनमें समर्पित नियंत्रकों को लागू करने के लिए आवश्यक आंतरिक समय, तर्क, ROM, RAM और I/O शामिल हैं। कुछ COP400 डिवाइस पश्चिमी डिजिटल द्वारा WD4200 परिवार के रूप में दूसरे स्रोत से प्राप्त किए गए थे। सोवियत संघ में कई COP400 माइक्रोकंट्रोलर का निर्माण 1820 श्रृंखला के रूप में किया गया था (उदाहरण के लिए सोवियत एकीकृत सर्किट पदनाम КР1820ВЕ1 के साथ COP402)। COP400 को CMOS या NMOS लॉजिक|एन-चैनल सिलिकॉन गेट एमओएस तकनीक में लागू किया गया है। इसे आम तौर पर 24- या 28-पिन दोहरी इन-लाइन पैकेज पैकेज में पैक किया गया था। तेज़ परिवार के सदस्यों का निर्देश चक्र समय 4 माइक्रोसेकंड है। COP400 परिवार ने कई मेमोरी और पिनआउट कॉन्फ़िगरेशन की पेशकश की।

स्मृति

COP400 केवल पढ़ने के लिये मेमोरी और रैंडम एक्सेस मेमोरी के लिए अलग-अलग मेमोरी स्पेस का उपयोग करता है। ROM पते अधिकतम 11-बिट होते हैं, जबकि डेटा पते अधिकतम 7-बिट होते हैं।

राष्ट्रीय सेमीकंडक्टर COP410L डाई छवि

रोम

प्रोग्राम मेमोरी में 512, 1024, या 2048 × 8-बिट ROM होती है। ROM बाइट प्रोग्राम निर्देश, प्रोग्राम डेटा या जंप एड्रेस पॉइंटर्स हो सकता है। JP और JSRP निर्देशों से जुड़ी विशेष विशेषताओं के कारण, ROM को अक्सर 64 बाइट्स के पृष्ठों में व्यवस्थित माना जाना चाहिए। इसके अलावा, LQID और JID निर्देशों द्वारा किए गए अद्वितीय संचालन के कारण, ROM पृष्ठों को कभी-कभी 256 बाइट्स के ब्लॉक में व्यवस्थित माना जाना चाहिए।

रैम

डेटा मेमोरी में 32, 64, या 128 × 4-बिट रैम होती है, जो 16 4-बिट अंकों के कई डेटा रजिस्टरों के रूप में व्यवस्थित होती है। रैम एड्रेसिंग को पॉइंटर के रूप में उपयोग किए जाने वाले 6- या 7-बिट बी रजिस्टर द्वारा कार्यान्वित किया जाता है। बी रजिस्टर के ऊपरी 2 या 3 बिट्स (बीआर) 4 या 8 डेटा रजिस्टरों में से एक का चयन करते हैं और निचले 4 बिट्स (बीडी) चयनित डेटा रजिस्टर में 16 4-बिट अंकों में से एक का चयन करते हैं। बी रजिस्टर द्वारा इंगित रैम अंक की 4-बिट सामग्री को आमतौर पर ए रजिस्टर में लोड किया जाता है, इसके साथ एक्सचेंज किया जाता है या संचालित किया जाता है।

सीपीयू रजिस्टर

COP400 registers

10 09 08 07 06 05 04 03 02 01 00 (bit position)   A Accumulator   Br Bd B (pointer) PC (high) PC (page) Program Counter SA Stack Registers SB SC Status flag   C Carry Flag |} आरेख में दिखाया गया रजिस्टर कॉन्फ़िगरेशन अधिकतम ROM (2048 × 8 बिट्स) और RAM (128 × 4 बिट्स) वाले COP400 परिवार के सदस्यों के लिए है। केवल 512 या 1024 बाइट्स ROM वाले परिवार के सदस्यों के पास केवल 9- या 10-बिट पीसी होगा। जिनके पास 64 या 32 स्थान की रैम है उनके पास केवल 2-बिट Br रजिस्टर होगा। कुछ निम्न स्तर के परिवार के सदस्य एससी स्टैक रजिस्टर को छोड़ देते हैं। 4-बिट ए रजिस्टर (संचायक) अधिकांश अंकगणित, तर्क और डेटा मेमोरी एक्सेस संचालन के लिए स्रोत और गंतव्य रजिस्टर है। इसका उपयोग बी रजिस्टर के बीआर और बीडी भागों को लोड करने, 8-बिट क्यू लैच डेटा के 4 बिट्स को लोड करने और इनपुट करने, 8-बिट एल पोर्ट के 4 बिट्स को इनपुट करने और डेटा एक्सचेंज करने के लिए भी किया जा सकता है। एसआईओ रजिस्टर. एक 4-बिट अंकगणित तर्क इकाई अंकगणित और तर्क कार्य करती है, ए में परिणाम संग्रहीत करती है। एएससी और सीएएससी संचालन 1-बिट सी रजिस्टर में कैरी आउटपुट करते हैं, जो अक्सर अंकगणित अतिप्रवाह को इंगित करने के लिए नियोजित होते हैं। सभी ROM एड्रेसिंग 9-, 10-, या 11-बिट पीसी रजिस्टर के माध्यम से पूरा किया जाता है। इसका बाइनरी मान ROM में निहित बाइट्स में से एक का चयन करता है, आमतौर पर अगला प्रोग्राम निर्देश। अगले अनुक्रमिक ROM स्थान को इंगित करने के लिए वर्तमान निर्देश के निष्पादन से पहले पीसी का मान स्वचालित रूप से 1 बढ़ जाता है, जब तक कि वर्तमान निर्देश नियंत्रण निर्देश का स्थानांतरण न हो। बाद के मामले में, नियंत्रण संचालन के हस्तांतरण को लागू करने के लिए पीसी को उचित गैर-अनुक्रमिक मान के साथ लोड किया जाता है। पीसी स्वचालित रूप से अगले 64 बाइट पेज या प्रोग्राम मेमोरी के 256 बाइट ब्लॉक पर इंगित करने के लिए रोल करता है। पीसी के ऊपरी 1, 2, या 3 बिट्स का उपयोग जेआईडी और एलक्यूआईडी निर्देशों में भी किया जाता है। सबरूटीन के तीन स्तर सबरूटीन सेव रजिस्टर, एसए, एसबी और एससी द्वारा कार्यान्वित किए जाते हैं, जो लास्ट-इन, फर्स्ट-आउट (एलआईएफओ) हार्डवेयर सबरूटीन स्टैक प्रदान करते हैं। कुछ कार्यान्वयन में SC नहीं है। आई/ओ रजिस्टर और पोर्ट COP400 I/O डिवाइस के साथ कोई पोर्ट नंबर या मेमोरी एड्रेस संबद्ध नहीं है। सभी भौतिक I/O रजिस्टर और पोर्ट को COP400 असेंबली भाषा द्वारा सीधे नाम से संदर्भित किया जाता है। बेसलाइन लगभग सभी COP400 परिवार के उपकरण निम्नलिखित लागू करते हैं:* चार सामान्य प्रयोजन इनपुट, आईएन0-में3, उपलब्ध कराए गए। 24-पिन पैकेज में IN नहीं है0-में3. डी रजिस्टर चार सामान्य प्रयोजन आउटपुट प्रदान करता है और बीडी की 4-बिट सामग्री के लिए गंतव्य रजिस्टर है। डी रजिस्टर बी रजिस्टर द्वारा इंगित रैम से जुड़े 16 बाहरी उपकरणों को सिंक्रनाइज़ करने के लिए उपयोगी है। जी रजिस्टर में 4 सामान्य प्रयोजन द्विदिश I/O पोर्ट शामिल हैं। क्यू रजिस्टर एक आंतरिक, लैच्ड, 8-बिट रजिस्टर है जिसका उपयोग रैम (बी) और ए से लोड किए गए डेटा के साथ-साथ ROM से 8-बिट प्रोग्राम डेटा को रखने के लिए किया जाता है। जब प्रोग्राम नियंत्रण के तहत एल ड्राइवर सक्षम होते हैं तो इसकी सामग्री एल पोर्ट पर आउटपुट होती है। साथ ही, L की सामग्री को सीधे A और RAM(B) में पढ़ा जा सकता है। SIO रजिस्टर EN रजिस्टर की सामग्री के आधार पर 4-बिट सीरियल-इन/सीरियल-आउट शिफ्ट रजिस्टर या बाइनरी काउंटर के रूप में कार्य करता है। इसकी सामग्री को ए के साथ आदान-प्रदान किया जा सकता है, जिससे यह निरंतर सीरियल डेटा स्ट्रीम को इनपुट या आउटपुट करने की अनुमति देता है। EN रजिस्टर एक आंतरिक 4-बिट रजिस्टर है जिसे LEI निर्देश द्वारा प्रोग्राम नियंत्रण के तहत लोड किया गया है। इस रजिस्टर के प्रत्येक बिट की स्थिति EN रजिस्टर के प्रत्येक बिट से जुड़ी विशेष सुविधा का चयन या चयन रद्द करती है। हालांकि सॉफ्टवेयर के साथ सीधे पहुंच योग्य नहीं है, 10-बिट टाइम बेस काउंटर निर्देश चक्र आवृत्ति को 1,024 से विभाजित करता है, जो ओवरफ्लो पर एक पल्स प्रदान करता है। एसकेटी निर्देश इस पल्स की घटना के लिए परीक्षण करता है, जिससे प्रोग्रामर को टाइमर रूटीन लागू करने की अनुमति मिलती है। कुछ निम्न-स्तरीय COP400 परिवार के सदस्यों के पास न तो समय आधार काउंटर है और न ही SKT निर्देश। कुछ उच्च-स्तरीय COP400 डिवाइस टाइमर के ऊपरी आठ बिट्स को पढ़ और लिख सकते हैं। उच्च अंत COP400 परिवार के कुछ उच्च अंत सदस्य हैं जैसे COP440 और COP2440 जिनमें 40-पिन हैं। इनमें अतिरिक्त रजिस्टर और पोर्ट हैं: आर पोर्ट क्यू के समान एक अतिरिक्त आठ-बिट द्विदिशात्मक I/O पोर्ट है। आर पोर्ट में लैच और ड्राइवर होते हैं। आउटपुट होने वाला डेटा आर रजिस्टर में डाला जाता है। इनपुट पथ पिन से संचायक और रैम तक है। आर पिन पर इनपुट डेटा किसी बाहरी सिग्नल द्वारा आर रजिस्टर में नहीं डाला जाता है। यह कार्यक्रम द्वारा अप्रत्यक्ष रूप से किया जाना चाहिए। आर ड्राइवरों को, एल ड्राइवरों की तरह, उच्च प्रतिबाधा स्थिति में रखा जा सकता है। इन उपकरणों में एक अतिरिक्त द्विदिशात्मक चार-बिट पोर्ट, एच पोर्ट है। H पोर्ट अनिवार्य रूप से G पोर्ट का डुप्लिकेट है, सिवाय इसके कि H का सीधे परीक्षण नहीं किया जा सकता है। चार अतिरिक्त इनपुट, IN4-में7, उपलब्ध कराए गए। इन्हें IN की तरह नहीं पढ़ा जा सकता0-में3 लेकिन वे अन्य उद्देश्यों के लिए हैं। एन4-में5 व्यवधान स्रोतों का चयन करें. में6 टी काउंटर के स्रोत का चयन करता है। में7 आर पोर्ट के आउटपुट ड्राइवरों को नियंत्रित करता है। निर्देश सेट COP400 परिवार को बहुत कॉम्पैक्ट कोड के लिए डिज़ाइन किया गया है। सबसे अधिक उपयोग किए जाने वाले निर्देश एक बाइट हैं। कुछ मामलों में दो बाइट निर्देशों के विशेष एक-बाइट फॉर्म होते हैं। कुछ विशेषताएं जिनका उपयोग ऑब्जेक्ट कोड को अधिक कॉम्पैक्ट बनाने के लिए किया जा सकता है: एलबीआई निर्देश सात-बिट बी रजिस्टर को तत्काल मूल्य के साथ लोड करता है। सामान्य-फ़ॉर्म निर्देश में दो बाइट लगते हैं। LBI का एक-बाइट रूप है जो Br को केवल 0, 1, 2, और 3 पर सेट कर सकता है और Bd को केवल 9, 10, 11, 12, 13, 14, 15 और 0 (दशमलव) पर सेट कर सकता है। एकल बाइट एलबीआई केवल 32 रैम स्थानों तक पहुंच सकता है। एकाधिक एलबीआई निर्देशों को श्रृंखला में रखा जा सकता है। केवल प्रथम एलबीआई निष्पादित की जाएगी। बाद के एलबीआई निर्देश एनओपी के रूप में निष्पादित होंगे। यह एक साझा दिनचर्या के लिए अलग-अलग शुरुआती पते के साथ कई प्रवेश बिंदुओं की अनुमति देता है। जेएसआर, सामान्य सबरूटीन शाखा रूप में, दो बाइट्स है और किसी भी मेमोरी स्थान तक सीधे पहुंच सकता है। जेएसआरपी सबरूटीन शाखा का एक एकल बाइट रूप है जो केवल तीसरे 64-बाइट पृष्ठ के स्थानों तक पहुंच सकता है। इस पेज को सबरूटीन पेज या पेज 2 कहा जाता है, जिसे शून्य से क्रमांकित किया जाता है। JSRP को पेज 2 या 3 के अंदर से कोड नहीं किया जा सकता है। जेएमपी, सामान्य शाखा रूप में, दो बाइट्स है और किसी भी मेमोरी स्थान तक सीधे पहुंच सकता है। जेपी शाखा का एक एकल बाइट रूप है जो वर्तमान 64-बाइट पृष्ठ में किसी भी स्थान तक पहुंच सकता है। पीसी के ऊपरी बिट अपरिवर्तित रहते हैं। यदि जेपी निर्देश पेज 2 या 3 के अंदर निष्पादित किया जाता है, तो यह पेज 2 और 3 में 128 पतों में से किसी तक पहुंच सकता है। यह पेज 2 में एक बाइट जेएसआरपी प्रविष्टि बिंदु बनाने के लिए उपयोगी है जो पेज पर एक सबरूटीन में शाखा कर सकता है। एक बाइट जेपी के साथ 3। बी रजिस्टर का उपयोग कम ओवरहेड के साथ अधिकतम चार रैम स्ट्रिंग्स को इंगित करने के लिए किया जा सकता है। एलडी, एक्स, एक्सआईएस और एक्सडीएस मेमोरी एक्सेस निर्देश दो-बिट तत्काल के साथ एकमात्र बीआर के निचले दो बिट्स हो सकते हैं। यह बी (बीआर) के रजिस्टर भाग को समान अंक (बीडी) पते को साझा करने वाले अन्य अंक स्ट्रिंग में से एक पर फ़्लिप करने की अनुमति देता है। बीडी रजिस्टर भाग का उपयोग मेमोरी पॉइंटर और लूप काउंटर के रूप में एक साथ किया जा सकता है। यदि बीडी, वृद्धि के बाद, लूप के माध्यम से गिरते हुए, शून्य पर ओवरफ्लो हो जाता है, तो एक्सआईएस निर्देश छोड़ दिया जाएगा। इसी तरह यदि बीडी, घटने के बाद, 15 (दशमलव) तक कम हो जाता है तो एक्सडीएस निर्देश छोड़ दिया जाएगा। उदाहरण कोड यह उदाहरण कोड अनुदेश सेट पर स्थान बचाने वाली कई विशेषताओं को प्रदर्शित करता है: सिंगल-बाइट एलबीआई निर्देश श्रृंखला में अनेक एलबीआई निर्देश अनेक प्रवेश बिंदु बनाते हैं सिंगल बाइट जेपी एलडी एक्सक्लूसिव ओरिंग बीआर ताकि बी को गंतव्य पर फ़्लिप किया जा सके और एक्सआईएस बी को वापस स्रोत पर फ़्लिप किया जा सके एक्सआईएस में स्किप फ़ंक्शन के माध्यम से बीडी शेयरिंग पॉइंटर और लूप काउंटर ड्यूटी 040 09 041 19 042 2F 043 15 044 14 045 C3 046 48 ; Copy a block of memory from one location to another. ; ; There are three entry points: copyA, copyB, and copyC. ; The values of the LBI instructions are expressed as ; LBI Br, Bd. ; copyA: LBI 0,10 ;Copy 6 nybbles starting 0,10 to 1,10 copyB: LBI 1,10 ;Copy 6 nybbles starting 1,10 to 0,10 copyC: LBI 2,0 ;Copy 16 nybbles starting 2,0 to 3,0 loop: LD 1 ;Load src in A. XOR Br with 1 to get dest XIS 1 ;Save A in dest. Inc Bd. XOR Br with 1 to get src JP loop ;loop until Bd goes past last digit location RET व्यवधान सभी COP400 डिवाइस जिनमें 28 पिन या अधिक हैं, एक सिंगल बाधा डालना का समर्थन करते हैं। IN 1 लाइन का उपयोग इंटरप्ट इनपुट के रूप में किया जाता है। एलईआई निर्देश के साथ ईएन रजिस्टर के बिट 1 को 1 पर सेट करके इंटरप्ट को सक्षम किया जाता है। आईएन 1 ​​पर कम से कम दो अनुदेश चक्र लंबे समय तक चलने वाली पल्स के जवाब में, जेपी जैसे नियंत्रण निर्देशों के सभी हस्तांतरण पूरे हो जाते हैं और सभी अनुक्रमिक एलबीआई निर्देश निष्पादित होते हैं। फिर पीसी को सबरूटीन स्टैक पर धकेल दिया जाता है और नियंत्रण 0xFF पते पर इंटरप्ट हैंडलर को स्थानांतरित कर दिया जाता है। इंटरप्ट सर्विस रूटीन में किसी भी सबरूटीन को नहीं बुलाया जा सकता है। वास्तुशिल्प विस्तार हालाँकि अधिकांश COP400 उपकरणों को कम-अंत अनुप्रयोगों पर लक्षित किया गया था, अधिक मांग वाले अनुप्रयोगों को संबोधित करने के लिए आर्किटेक्चर के कई एक्सटेंशन बनाए गए थे। 1985 तक कुछ उपकरणों में दोहरी सीपीयू, रैम में एक गहरा स्टैक और बड़े एड्रेस स्पेस जोड़े गए। दोहरी सीपीयू COP400 के "डुअल सीपीयू" संस्करणों की घोषणा नेशनल सेमीकंडक्टर द्वारा 1981 में की गई थी। इन सिंगल-चिप बैरल प्रोसेसर में दो स्पष्ट रूप से स्वतंत्र सीपीयू होते हैं जो निर्देश, मेमोरी और अधिकांश IO डिवाइस साझा करते हैं। वास्तव में, सीपीयू पूरी तरह से स्वतंत्र नहीं हैं और हाइपर थ्रेडिंग |हाइपर-थ्रेडिंग टेक्नोलॉजी (एचटीटी) के साथ इंटेल प्रोसेसर के समान हार्डवेयर संसाधनों को साझा करते हैं। एचटीटी की तरह, दोहरी सीपीयू संस्करण प्रोसेसर के कुछ अनुभागों को डुप्लिकेट करके काम करता है - जो वास्तुशिल्प स्थिति को संग्रहीत करते हैं - लेकिन अंकगणित तर्क इकाई, बसों और मेमोरी जैसे मुख्य निष्पादन संसाधनों को डुप्लिकेट नहीं करते हैं। दो वर्चुअल प्रोसेसरों में से प्रत्येक के लिए अलग-अलग वास्तुशिल्प स्थिति डुप्लिकेट ए (संचायक), बी (पॉइंटर रजिस्टर), सी (कैरी फ़्लैग), एन (स्टैक पॉइंटर्स), और पीसी (प्रोग्राम काउंटर) के साथ स्थापित की गई है। जब रीसेट को डीअसर्ट किया जाता है, तो दोनों प्रोसेसर स्थान 0 पर शुरू होते हैं जिसमें सीएलआरए निर्देश होता है, फिर एक प्रोसेसर स्थान 401 (हेक्स) पर चला जाता है, बाद में दूसरे प्रोसेसर द्वारा स्थान 1 को निष्पादित करने के बाद एक निर्देश चक्र का पालन किया जाता है। प्रोसेसर तब वैकल्पिक रूप से एक बाइट निष्पादित करेगा प्रत्येक को कोड करें. अधिकतम घड़ी आवृत्ति पर, प्रत्येक प्रोसेसर के लिए निर्देश निष्पादन समय (एकल बाइट निर्देश) 4 माइक्रोसेकंड है, इसलिए, किसी भी प्रोसेसर के लिए निर्देश चक्र का समय उस राशि से दोगुना, 8 माइक्रोसेकंड है। कुछ दोहरे CPU संस्करणों में 40-पिन COP2440N, 28-पिन COP2441N और 24-पिन COP2442N शामिल हैं। रैम में रिटर्न स्टैक पहले COP400 उपकरणों में दो या तीन स्तर का समर्पित हार्डवेयर रिटर्न स्टैक शामिल था। COP440 जैसे बाद के उपकरणों में 2-बिट स्टैक पॉइंटर और रैम के साथ कार्यान्वित 4-स्तरीय रिटर्न स्टैक की सुविधा है। दोहरे सीपीयू संस्करणों में दो अलग-अलग 4-स्तरीय रिटर्न स्टैक होते हैं जो दो 2-बिट स्टैक पॉइंटर्स और दो अलग-अलग रैम क्षेत्रों के साथ कार्यान्वित होते हैं। बड़ा पता स्थान मूल COP400 निर्देश सेट 11-बिट (2,048 बाइट्स) तक के ROM पते का समर्थन करता है, जबकि डेटा पते 7-बिट अधिकतम (128 स्थान) हैं। तथाकथित समूह 4 उपकरणों ने अधिक एड्रेस बिट्स के साथ तीन-बाइट जेएमपी, जेएसआर और एलबीआई निर्देशों को जोड़कर मेमोरी सीमा को बढ़ाया। ये 15-बिट अधिकतम (32,768 बाइट्स) के ROM पते का समर्थन करते हैं, जबकि डेटा पते 9-बिट अधिकतम (512 स्थान) हैं। इन निर्देशों का समर्थन करने वाले उपकरणों में COP408, COP484, COP485, C0P409 शामिल हैं। यह स्पष्ट नहीं है कि इनमें से समूह 4 उपकरणों में से किसी का उत्पादन किया गया था या नहीं। अनुप्रयोग Apple लिसा ने कीबोर्ड, माउस, RTC और सॉफ्ट पावर स्विच को नियंत्रित करने के लिए COP421 का उपयोग किया। दूसरा COP421 विजेट हार्ड डिस्क ड्राइव की स्पिंडल मोटर को नियंत्रित करता है। कई निर्माताओं ने अपने शुरुआती इलेक्ट्रॉनिक गेम्स में COP400 का उपयोग किया: COP410 और COP411, 512 बाइट ROM, 32 x 4 RAM: मैटल|मैटल के फंट्रॉनिक्स जैक, रेड लाइट ग्रीन लाइट, टैग और प्लस वन। COP420 और COP421, 1024 बाइट ROM, 64 x 4 RAM: मिल्टन ब्रैडली कंपनी लाइटफाइट, आइंस्टीन, और इलेक्ट्रॉनिक बैटलशिप 1982। कोलेको हेड टू हेड बास्केटबॉल। राष्ट्रीय सेमीकंडक्टर क्विज़ किड रेसर। COP444, 2048 बाइट ROM, 128 x 4 RAM: एन्टेक्स इंडस्ट्रीज स्पेस इन्वेडर। मैटल डल्ला$. वेस्टर्न डिजिटल ने अपनी WD2412 दिन के समय की घड़ी के आधार के रूप में WD4200 (COP420) का उपयोग किया। ग्रुंडी न्यूब्रेन कंप्यूटर अपने कीबोर्ड, टेप I/O और इसके अंतर्निहित 16 कैरेक्टर वैक्यूम फ्लोरोसेंट डिस्प्ले अल्फ़ान्यूमेरिक डिस्प्ले को प्रबंधित करने के लिए COP420 का उपयोग करता है। एमुलेटर COP400 परिवार के लिए एक ओपन-सोर्स MAME एमुलेटर और कई हाथ से पकड़े जाने वाले गेम और विशेष कैलकुलेटर हैं। यह भी देखें राष्ट्रीय सेमीकंडक्टर COP8 संदर्भ