उच्च-κ ढांकता हुआ

उच्च-κ ढांकता हुआ शब्द सिलिकॉन डाइऑक्साइड की तुलना में उच्च ढांकता हुआ स्थिरांक (κ, रूई ) वाली सामग्री को संदर्भित करता है। उच्च-κ पारद्युतिक स्थिरांक उपयोग सेमीकंडक्टर निर्माण प्रक्रियाओं में किया जाता है जहां वे आमतौर पर एक सिलिकॉन डाइऑक्साइड गेट ऑक्साइड या डिवाइस की अन्य डाइइलेक्ट्रिक परत को बदलने के लिए उपयोग किए जाते हैं। उच्च-κ गेट डाइलेक्ट्रिक्स का कार्यान्वयन माइक्रोइलेक्ट्रॉनिक घटकों के आगे लघुकरण की अनुमति देने के लिए विकसित कई रणनीतियों में से एक है, जिसे बोलचाल की भाषा में मूर के नियम का विस्तार कहा जाता है। कभी-कभी इन सामग्रियों को उच्च-κ (उच्च कप्पा) के बजाय उच्च-के (उच्चारण उच्च के) कहा जाता है।

== उच्च-κ सामग्री == की आवश्यकता सिलिकॉन डाइऑक्साइड (SiO₂) दशकों से गेट ऑक्साइड सामग्री के रूप में उपयोग किया जाता है। चूंकि मेटल-ऑक्साइड-सेमीकंडक्टर फील्ड-इफेक्ट ट्रांजिस्टर (MOSFETs) आकार में कम हो गए हैं, गेट समाई (प्रति यूनिट क्षेत्र) को बढ़ाने के लिए सिलिकॉन डाइऑक्साइड गेट डाइइलेक्ट्रिक की मोटाई लगातार कम हो गई है और इस तरह वर्तमान ड्राइव (प्रति डिवाइस चौड़ाई) बढ़ रही है। डिवाइस का प्रदर्शन। चूंकि मोटाई 2 नैनोमीटर से कम होती है, क्वांटम टनलिंग के कारण लीकेज करंट बहुत अधिक बढ़ जाता है, जिससे उच्च बिजली की खपत होती है और डिवाइस की विश्वसनीयता कम हो जाती है। उच्च-κ सामग्री के साथ सिलिकॉन डाइऑक्साइड गेट डाइइलेक्ट्रिक को बदलने से संबंधित रिसाव प्रभावों के बिना गेट कैपेसिटेंस में वृद्धि की अनुमति मिलती है।

पहला सिद्धांत

एक संभावित उच्च-κ परावैद्युत संरचना की तुलना में पारंपरिक सिलिकॉन डाइऑक्साइड गेट डाइइलेक्ट्रिक संरचना जहां κ = 16

एन-चैनल एमओएसएफईटी ट्रांजिस्टर का क्रॉस-सेक्शन गेट ऑक्साइड डाइइलेक्ट्रिक दिखा रहा है

MOSFET में गेट ऑक्साइड को समानांतर प्लेट कैपेसिटर के रूप में तैयार किया जा सकता है। सिलिकॉन सब्सट्रेट और गेट, समाई से क्वांटम मैकेनिकल और कमी प्रभाव को अनदेखा करना $C$ इस समानांतर प्लेट संधारित्र द्वारा दिया गया है

C={\frac {\kappa \varepsilon _{0}A}{t}}

कहाँ

$A$ संधारित्र क्षेत्र है
$κ$ सामग्री का ढांकता हुआ स्थिरांक है (सिलिकॉन डाइऑक्साइड के लिए 3.9)
$ε 0$ वैक्यूम परमिटिटिविटी है
$t$ कैपेसिटर ऑक्साइड इंसुलेटर की मोटाई है

चूंकि रिसाव की सीमा आगे की कमी को बाधित करती है $t$ , गेट कैपेसिटेंस को बढ़ाने के लिए एक वैकल्पिक विधि सिलिकॉन डाइऑक्साइड को उच्च-κ सामग्री के साथ बदलकर κ में परिवर्तन किया जाता है। ऐसे परिदृश्य में, एक मोटी गेट ऑक्साइड परत का उपयोग किया जा सकता है जो संरचना के माध्यम से बहने वाले सबथ्रेशोल्ड रिसाव को कम कर सकता है साथ ही गेट डाइइलेक्ट्रिक विश्वसनीयता इंजीनियरिंग में सुधार कर सकता है।

ड्राइव करंट पर गेट कैपेसिटेंस का प्रभाव

नाली का करंट $I D$ MOSFET के लिए (क्रमिक चैनल सन्निकटन का उपयोग करके) लिखा जा सकता है

I_{D,{\text{Sat}}}={\frac {W}{L}}\mu \,C_{\text{inv}}{\frac {(V_{G}-V_{\text{th}})^{2}}{2}}

कहाँ

$W$ ट्रांजिस्टर चैनल की चौड़ाई है
$L$ चैनल की लंबाई है
$μ$ चैनल वाहक गतिशीलता है (यहाँ स्थिर मान लिया गया है)
$C inv$ गेट डाइइलेक्ट्रिक से जुड़ा समाई घनत्व है जब अंतर्निहित चैनल उलटा अवस्था में होता है
$V G$ ट्रांजिस्टर गेट पर लगाया जाने वाला वोल्टेज है
$V th$ दहलीज वोल्टेज है

शब्द $V G - V th$ विश्वसनीयता और कमरे के तापमान के संचालन की कमी के कारण सीमा में सीमित है, क्योंकि बहुत बड़ा है $V G$ ऑक्साइड के पार एक अवांछनीय, उच्च विद्युत क्षेत्र का निर्माण करेगा। आगे, $V th$ को आसानी से लगभग 200 mV से कम नहीं किया जा सकता है, क्योंकि बढ़े हुए ऑक्साइड रिसाव के कारण लीकेज धाराएं (अर्थात, यह मानते हुए कि उच्च-κ परावैद्युत उपलब्ध नहीं हैं) और सबथ्रेशोल्ड चालन स्टैंड-बाय बिजली की खपत को अस्वीकार्य स्तर तक बढ़ा देते हैं। (उद्योग रोडमैप देखें,^[1] जो सीमा को 200 एमवी तक सीमित करता है, और रॉय एट अल। ^[2]). इस प्रकार, कारकों की इस सरलीकृत सूची के अनुसार, एक वृद्धि हुई $I D,sat$ चैनल की लंबाई में कमी या गेट डाइइलेक्ट्रिक कैपेसिटेंस में वृद्धि की आवश्यकता है।

सामग्री और विचार

सिलिकॉन डाइऑक्साइड गेट ढांकता हुआ को किसी अन्य सामग्री के साथ बदलने से निर्माण प्रक्रिया में जटिलता बढ़ जाती है। सिलिकॉन डाइऑक्साइड थर्मल ऑक्सीकरण द्वारा अंतर्निहित सिलिकॉन का गठन किया जा सकता है, एक समान, अनुरूप ऑक्साइड और उच्च इंटरफ़ेस गुणवत्ता सुनिश्चित करता है। नतीजतन, विकास के प्रयासों ने एक आवश्यक उच्च ढांकता हुआ स्थिरांक वाली सामग्री खोजने पर ध्यान केंद्रित किया है जिसे आसानी से एक निर्माण प्रक्रिया में एकीकृत किया जा सकता है। अन्य प्रमुख विचारों में सिलिकॉन के लिए इलेक्ट्रॉनिक बैंड संरचना संरेखण (जो लीकेज करंट को बदल सकता है), फिल्म आकृति विज्ञान, थर्मल स्थिरता, चैनल में आवेश वाहकों की एक उच्च इलेक्ट्रॉन गतिशीलता का रखरखाव और फिल्म/इंटरफ़ेस में विद्युत दोषों को कम करना शामिल है। जिन सामग्रियों पर काफी ध्यान दिया गया है, वे हैं हेफ़नियम सिलिकेट, जिरकोनियम सिलिकेट , हेफ़नियम डाइऑक्साइड और ज़िरकोनियम डाइऑक्साइड, आमतौर पर परमाणु परत जमाव का उपयोग करके जमा किया जाता है।

यह उम्मीद की जाती है कि उच्च-κ ढांकता हुआ में दोष राज्य इसके विद्युत गुणों को प्रभावित कर सकते हैं। दोष स्थितियों को उदाहरण के लिए शून्य-पूर्वाग्रह ऊष्मीय रूप से उत्तेजित धारा, शून्य-तापमान-ढाल शून्य-पूर्वाग्रह तापीय रूप से उत्तेजित डार्क करंट स्पेक्ट्रोस्कोपी का उपयोग करके मापा जा सकता है।^[3]^[4] या इनलेस्टिक इलेक्ट्रॉन टनलिंग स्पेक्ट्रोस्कोपी (आईईटीएस)।

उद्योग में प्रयोग करें

उद्योग ने 1990 के दशक से सिलिकॉन ऑक्सीनिट्राइड गेट डाइलेक्ट्रिक्स को नियोजित किया है, जिसमें एक पारंपरिक रूप से निर्मित सिलिकॉन ऑक्साइड डाइइलेक्ट्रिक को नाइट्रोजन की थोड़ी मात्रा के साथ संचार किया जाता है। नाइट्राइड सामग्री सूक्ष्म रूप से ढांकता हुआ स्थिरांक उठाती है और अन्य लाभों की पेशकश करने के लिए सोचा जाता है, जैसे कि गेट ढांकता हुआ के माध्यम से डोपेंट प्रसार के खिलाफ प्रतिरोध।

2000 में, माइक्रोन प्रौद्योगिकी के गुरतेज संधू और ट्रंग टी. डोन ने डायनेमिक रैंडम-एक्सेस मेमोरी मेमोरी उपकरणों के लिए एटॉमिक लेयर डिपोजिशन हाई-κ पतली फिल्म के विकास की शुरुआत की। इससे 90 नैनोमीटर | 90-एनएम सेमीकंडक्टर नोड डीआरएएम से शुरू होने वाली सेमीकंडक्टर मेमोरी के लागत प्रभावी कार्यान्वयन में मदद मिली।^[5]^[6] 2007 की शुरुआत में, इंटेल ने 45 नैनोमीटर प्रौद्योगिकियों पर निर्मित घटकों के लिए एक धातु गेट के संयोजन के साथ हेफ़नियम-आधारित उच्च-κ डाइलेक्ट्रिक्स की तैनाती की घोषणा की और इसे 2007 प्रोसेसर श्रृंखला कोडनाम पेनरीन (माइक्रोआर्किटेक्चर) में भेज दिया।^[7]^[8] उसी समय, आईबीएम ने 2008 में कुछ उत्पादों के लिए उच्च-κ सामग्री, हेफ़नियम-आधारित, में संक्रमण की योजना की घोषणा की। पहचान नहीं होने पर, ऐसे अनुप्रयोगों में उपयोग किए जाने वाले सबसे अधिक संभावित ढांकता हुआ नाइट्राइड हेफ़नियम सिलिकेट के कुछ रूप हैं (HfSiON). HfO₂ और HfSiO डोपेंट सक्रियण एनीलिंग के दौरान क्रिस्टलीकरण के लिए अतिसंवेदनशील होते हैं। एनईसी इलेक्ट्रॉनिक्स ने भी ए के उपयोग की घोषणा की है HfSiON उनकी 55 एनएम अल्टीमेट लोपावर तकनीक में डाइइलेक्ट्रिक।^[9] हालाँकि, यहाँ तक HfSiON जाल से संबंधित रिसाव धाराओं के लिए अतिसंवेदनशील है, जो डिवाइस के जीवनकाल में तनाव के साथ बढ़ने की प्रवृत्ति रखते हैं। हेफ़नियम की सांद्रता बढ़ने पर यह रिसाव प्रभाव और अधिक गंभीर हो जाता है। हालांकि, इस बात की कोई गारंटी नहीं है कि हेफ़नियम भविष्य के उच्च-κ डाइलेक्ट्रिक्स के लिए वास्तविक आधार के रूप में काम करेगा। सेमीकंडक्टर्स रोडमैप के लिए 2006 अंतर्राष्ट्रीय प्रौद्योगिकी रोडमैप ने 2010 तक उद्योग में उच्च-κ सामग्रियों के कार्यान्वयन के सामान्य होने की भविष्यवाणी की थी।

यह भी देखें

लो-κ डाइलेक्ट्रिक
सिलिकॉन-जर्मेनियम
इन्सुलेटर पर सिलिकॉन

संदर्भ

↑ "प्रक्रिया एकीकरण, उपकरण और संरचनाएं" (PDF). International Technology Roadmap for Semiconductors: 2006 Update. Archived from the original (PDF) on 2007-09-27.
↑ Kaushik Roy, Kiat Seng Yeo (2004). Low Voltage, Low Power VLSI Subsystems. McGraw-Hill Professional. Fig. 2.1, p. 44. ISBN 978-0-07-143786-8.
↑ Lau, W. S.; Zhong, L.; Lee, Allen; See, C. H.; Han, Taejoon; Sandler, N. P.; Chong, T. C. (1997). "Detection of defect states responsible for leakage current in ultrathin tantalum pentoxide (Ta[sub 2]O[sub 5]) films by zero-bias thermally stimulated current spectroscopy". Applied Physics Letters. 71 (4): 500. Bibcode:1997ApPhL..71..500L. doi:10.1063/1.119590.
↑ Lau, W. S.; Wong, K. F.; Han, Taejoon; Sandler, Nathan P. (2006). "अति पतली उच्च-ढांकता हुआ-निरंतर इन्सुलेटर फिल्म लक्षण वर्णन के लिए शून्य-तापमान-प्रवणता शून्य-पूर्वाग्रह थर्मली उत्तेजित वर्तमान स्पेक्ट्रोस्कोपी का अनुप्रयोग". Applied Physics Letters. 88 (17): 172906. Bibcode:2006ApPhL..88q2906L. doi:10.1063/1.2199590.
↑ "IEEE एंड्रयू एस. ग्रोव पुरस्कार प्राप्तकर्ता". IEEE Andrew S. Grove Award. Institute of Electrical and Electronics Engineers. Retrieved 4 July 2019.
↑ Sandhu, Gurtej; Doan, Trung T. (22 August 2001). "परमाणु परत डोपिंग उपकरण और विधि". Google Patents. Retrieved 5 July 2019.
↑ "Intel 45nm High-k Silicon Technology Page". Intel.com. Retrieved 2011-11-08.
↑ "IEEE Spectrum: The High-k Solution". Archived from the original on 2007-10-26. Retrieved 2007-10-25.
↑ "UltimateLowPower Technology|Advanced Process Technology|Technology|NEC Electronics". Necel.com. Archived from the original on 2010-02-19. Retrieved 2011-11-08.

अग्रिम पठन

Review article by Wilk et al. in the Journal of Applied Physics
Houssa, M. (Ed.) (2003) High-k Dielectrics Institute of Physics ISBN 0-7503-0906-7 CRC Press Online
Huff, H.R., Gilmer, D.C. (Ed.) (2005) High Dielectric Constant Materials : VLSI MOSFET applications Springer ISBN 3-540-21081-4
Demkov, A.A, Navrotsky, A., (Ed.) (2005) Materials Fundamentals of Gate Dielectrics Springer ISBN 1-4020-3077-0
"High dielectric constant gate oxides for metal oxide Si transistors" Robertson, J. (Rep. Prog. Phys. 69 327-396 2006) Institute Physics Publishing doi:10.1088/0034-4885/69/2/R02 High dielectric constant gate oxides]
Media coverage of March, 2007 Intel/IBM announcements BBC NEWS|Technology|Chips push through nano-barrier, NY Times Article (1/27/07)
Gusev, E. P. (Ed.) (2006) "Defects in High-k Gate Dielectric Stacks: Nano-Electronic Semiconductor Devices", Springer ISBN 1-4020-4366-X

[1] "प्रक्रिया एकीकरण, उपकरण और संरचनाएं" (PDF). International Technology Roadmap for Semiconductors: 2006 Update. Archived from the original (PDF) on 2007-09-27.

[Roy-2] Kaushik Roy, Kiat Seng Yeo (2004). Low Voltage, Low Power VLSI Subsystems. McGraw-Hill Professional. Fig. 2.1, p. 44. ISBN 978-0-07-143786-8.

[3] Lau, W. S.; Zhong, L.; Lee, Allen; See, C. H.; Han, Taejoon; Sandler, N. P.; Chong, T. C. (1997). "Detection of defect states responsible for leakage current in ultrathin tantalum pentoxide (Ta[sub 2]O[sub 5]) films by zero-bias thermally stimulated current spectroscopy". Applied Physics Letters. 71 (4): 500. Bibcode:1997ApPhL..71..500L. doi:10.1063/1.119590.

[4] Lau, W. S.; Wong, K. F.; Han, Taejoon; Sandler, Nathan P. (2006). "अति पतली उच्च-ढांकता हुआ-निरंतर इन्सुलेटर फिल्म लक्षण वर्णन के लिए शून्य-तापमान-प्रवणता शून्य-पूर्वाग्रह थर्मली उत्तेजित वर्तमान स्पेक्ट्रोस्कोपी का अनुप्रयोग". Applied Physics Letters. 88 (17): 172906. Bibcode:2006ApPhL..88q2906L. doi:10.1063/1.2199590.

[ieee-5] "IEEE एंड्रयू एस. ग्रोव पुरस्कार प्राप्तकर्ता". IEEE Andrew S. Grove Award. Institute of Electrical and Electronics Engineers. Retrieved 4 July 2019.

[6] Sandhu, Gurtej; Doan, Trung T. (22 August 2001). "परमाणु परत डोपिंग उपकरण और विधि". Google Patents. Retrieved 5 July 2019.

[7] "Intel 45nm High-k Silicon Technology Page". Intel.com. Retrieved 2011-11-08.

[8] "IEEE Spectrum: The High-k Solution". Archived from the original on 2007-10-26. Retrieved 2007-10-25.

[9] "UltimateLowPower Technology|Advanced Process Technology|Technology|NEC Electronics". Necel.com. Archived from the original on 2010-02-19. Retrieved 2011-11-08.

[1]

[2]

[3]

[4]

[5]

[6]

[7]

[8]

[9]