इन्सुलेटर पर सिलिकॉन

From alpha
Jump to navigation Jump to search
For silicon on insulator optical devices, see silicon photonics.

सेमीकंडक्टर निर्माण में, सिलिकॉन ऑन इंसुलेटर (SOI) तकनीक एक स्तरित सिलिकॉन-इन्सुलेटर-सिलिकॉन सब्सट्रेट (सामग्री विज्ञान) में सिलिकॉन सेमीकंडक्टर उपकरणों का निर्माण है, जिससे उपकरण के भीतर परजीवी समाई कम हो जाती है, जिससे प्रदर्शन में सुधार होता है।[1] SOI- आधारित उपकरण पारंपरिक सिलिकॉन-निर्मित उपकरणों से भिन्न होते हैं, जिसमें सिलिकॉन जंक्शन एक विद्युत इन्सुलेटर के ऊपर होता है, आमतौर पर सिलिकॉन डाइऑक्साइड या नीलम (इस प्रकार के उपकरणों को नीलमणि या SOS पर सिलिकॉन कहा जाता है)। इंसुलेटर का चुनाव काफी हद तक इच्छित अनुप्रयोग पर निर्भर करता है, जिसमें नीलम का उपयोग उच्च-प्रदर्शन रेडियो आवृत्ति (RF) और विकिरण-संवेदनशील अनुप्रयोगों के लिए किया जाता है, और सिलिकॉन डाइऑक्साइड अन्य माइक्रोइलेक्ट्रॉनिक उपकरणों में लघु-चैनल प्रभावों को कम करने के लिए किया जाता है।[2] इन्सुलेट परत और सबसे ऊपरी सिलिकॉन परत भी आवेदन के साथ व्यापक रूप से भिन्न होती है।[3]


उद्योग की जरूरत

SOI तकनीक microelectronics उपकरणों के निरंतर लघुकरण की अनुमति देने वाली कई निर्माण रणनीतियों में से एक है, जिसे बोलचाल की भाषा में मूर के कानून (या अधिक मूर, संक्षिप्त MM) के रूप में संदर्भित किया जाता है। पारंपरिक सिलिकॉन (बल्क सीएमओएस) प्रसंस्करण के सापेक्ष एसओआई के रिपोर्ट किए गए लाभों में शामिल हैं:[4]

  • थोक सिलिकॉन से अलगाव के कारण कम परजीवी क्षमता, जो मिलान किए गए प्रदर्शन पर बिजली की खपत में सुधार करती है
  • एन- और पी-वेल संरचनाओं के पूर्ण अलगाव के कारण अवरोधित हो जाना का प्रतिरोध
  • समकक्ष आईसी बिजली आपूर्ति पिन पर उच्च प्रदर्शन। कम वीडीडी पर काम कर सकते हैं[5]
  • डोपिंग न होने के कारण कम तापमान पर निर्भरता
  • उच्च घनत्व, बेहतर वेफर उपयोग के कारण बेहतर उपज
  • कम एंटीना मुद्दों
  • किसी बॉडी या कुएं के नल की जरूरत नहीं है
  • अलगाव के कारण कम रिसाव धाराएं इस प्रकार उच्च शक्ति दक्षता
  • स्वाभाविक रूप से रेडिएशन हार्डनिंग#फिजिकल (सॉफ्ट एरर के लिए रेज़िस्टेंट), अतिरेक की आवश्यकता को कम करता है

विनिर्माण दृष्टिकोण से, SOI सबस्ट्रेट्स अधिकांश पारंपरिक निर्माण प्रक्रियाओं के अनुकूल हैं। सामान्य तौर पर, एक एसओआई-आधारित प्रक्रिया विशेष उपकरण या किसी मौजूदा कारखाने के महत्वपूर्ण रीटूलिंग के बिना कार्यान्वित की जा सकती है। SOI के लिए अद्वितीय चुनौतियों में दबी हुई ऑक्साइड परत और सबसे ऊपरी सिलिकॉन परत में अंतर तनाव के बारे में चिंताओं के लिए नई मैट्रोलोजी आवश्यकताएं हैं। ट्रांजिस्टर का थ्रेशोल्ड वोल्टेज ऑपरेशन के इतिहास और उस पर लागू वोल्टेज पर निर्भर करता है, इस प्रकार मॉडलिंग को कठिन बना देता है। SOI कार्यान्वयन के लिए प्राथमिक बाधा सब्सट्रेट लागत में भारी वृद्धि है, जो कुल निर्माण लागतों में अनुमानित 10-15% की वृद्धि में योगदान करती है।[6][additional citation(s) needed]

एसओआई ट्रांजिस्टर

एक SOI MOSFET एक मेटल-ऑक्साइड-अर्धचालक फील्ड-इफेक्ट ट्रांजिस्टर (MOSFET) डिवाइस है जिसमें एक इंसुलेटर परत पर सिलिकॉन या जर्मेनियम जैसी सेमीकंडक्टर परत बनती है जो सेमीकंडक्टर सब्सट्रेट में बनी एक दफन ऑक्साइड (BOX) परत हो सकती है।[7][8][9] SOI MOSFET उपकरणों को कंप्यूटर उद्योग द्वारा उपयोग के लिए अनुकूलित किया गया है।[citation needed] दबी हुई ऑक्साइड परत का उपयोग स्थिर रैंडम-एक्सेस मेमोरी डिजाइनों में किया जा सकता है।[10] SOI उपकरण दो प्रकार के होते हैं: PDSOI (आंशिक रूप से समाप्त SOI) और FDSOI (पूर्ण रूप से समाप्त SOI) MOSFETs। एक n-टाइप PDSOI MOSFET के लिए गेट ऑक्साइड (GOX) और दफन ऑक्साइड (BOX) के बीच सैंडविच्ड n-टाइप फिल्म बड़ी है, इसलिए कमी क्षेत्र पूरे n क्षेत्र को कवर नहीं कर सकता है। तो कुछ हद तक पीडीएसओआई थोक एमओएसएफईटी की तरह व्यवहार करता है। स्पष्ट रूप से बल्क MOSFETs पर कुछ फायदे हैं। FDSOI उपकरणों में फिल्म बहुत पतली होती है ताकि रिक्तीकरण क्षेत्र पूरे चैनल क्षेत्र को कवर कर ले। FDSOI में फ्रंट गेट (GOX) बल्क की तुलना में कम डिप्लेशन चार्ज को सपोर्ट करता है इसलिए इनवर्जन चार्ज में वृद्धि होती है जिसके परिणामस्वरूप उच्च स्विचिंग गति होती है। BOX द्वारा डिप्लेशन चार्ज की सीमा डिप्लेशन कैपेसिटेंस के दमन को प्रेरित करती है और इसलिए एफडी SOI MOSFETs को कम गेट बायस पर काम करने की अनुमति देने वाली सबथ्रेशोल्ड स्विंग की पर्याप्त कमी होती है, जिसके परिणामस्वरूप कम बिजली का संचालन होता है। सबथ्रेशोल्ड ढलान MOSFET के लिए 300K पर न्यूनतम सैद्धांतिक मान तक पहुंच सकता है, जो कि 60mV/दशक है। यह आदर्श मूल्य पहली बार संख्यात्मक सिमुलेशन का उपयोग करके प्रदर्शित किया गया था।[11][12] बल्क MOSFETs में अन्य कमियां, जैसे थ्रेशोल्ड वोल्टेज रोल ऑफ आदि FDSOI में कम हो जाती हैं क्योंकि BOX के कारण स्रोत और नाली विद्युत क्षेत्र हस्तक्षेप नहीं कर सकते हैं। पीडीएसओआई में मुख्य समस्या तैरता हुआ शरीर प्रभाव (एफबीई) है क्योंकि फिल्म किसी भी आपूर्ति से जुड़ी नहीं है।[citation needed]

SOI वेफर्स का निर्माण

सिमॉक्स प्रक्रिया
स्मार्ट कट प्रक्रिया

यह2आधारित SOI वेफर्स का उत्पादन कई तरीकों से किया जा सकता है:

  • SIMOX - 'ऑक्सीजन' के 'IM' रोपण द्वारा 'पृथक्करण - एक ऑक्सीजन आयन आरोपण प्रक्रिया का उपयोग करता है, जिसके बाद उच्च तापमान एनीलिंग द्वारा दबे हुए SiO का निर्माण किया जाता है2 परत।[13][14]
  • वेफर बॉन्डिंग[15][16] - इंसुलेटिंग लेयर एक दूसरे सब्सट्रेट के साथ सीधे ऑक्सीडाइज्ड सिलिकॉन को जोड़कर बनाई जाती है। बाद में दूसरे सब्सट्रेट के अधिकांश भाग को हटा दिया जाता है, अवशेष सबसे ऊपरी सी परत बनाते हैं।
    • वेफर बॉन्डिंग प्रक्रिया का एक प्रमुख उदाहरण फ्रांसीसी फर्म सोइटेक द्वारा विकसित स्मार्ट कट विधि है जो सबसे ऊपर की सिलिकॉन परत की मोटाई निर्धारित करने के लिए आयन आरोपण के बाद नियंत्रित एक्सफोलिएशन का उपयोग करती है।
    • NanoCleave सिलिकॉन जेनेसिस कॉर्पोरेशन द्वारा विकसित एक तकनीक है जो सिलिकॉन और सिलिकॉन जर्मेनियम मिश्र धातु के इंटरफेस पर तनाव के माध्यम से सिलिकॉन को अलग करती है।[17]
    • ELTRAN कैनन द्वारा विकसित एक तकनीक है जो झरझरा सिलिकॉन और पानी के कट पर आधारित है।[18]
  • बीज विधि[19] - जिसमें सबसे ऊपरी सी परत सीधे इंसुलेटर पर उगाई जाती है। बीज विधियों को होमोएपिटैक्सी के लिए किसी प्रकार के टेम्पलेट की आवश्यकता होती है, जो कि इन्सुलेटर के रासायनिक उपचार, उचित रूप से उन्मुख क्रिस्टलीय इन्सुलेटर, या अंतर्निहित सब्सट्रेट से इन्सुलेटर के माध्यम से प्राप्त किया जा सकता है।

इन विभिन्न निर्माण प्रक्रियाओं की विस्तृत समीक्षा संदर्भ में पाई जा सकती है[1]


माइक्रोइलेक्ट्रॉनिक उद्योग

अनुसंधान

सिलिकॉन-ऑन-इंसुलेटर अवधारणा 1964 की है, जब इसे सी.डब्ल्यू. मिलर और पी.एच. द्वारा प्रस्तावित किया गया था। रॉबिन्सन।[20] 1979 में, टेक्सस उपकरण ्स अनुसंधान दल जिसमें अल एफ. टैश, टी.सी. होलोवे, काई फोंग ली और जेम्स एफ। गिबन्स अर्धचालक उपकरण निर्माण सिलिकॉन-ऑन-इन्सुलेटर MOSFET (मेटल-ऑक्साइड-सेमीकंडक्टर फील्ड-इफेक्ट ट्रांजिस्टर) का निर्माण करते हैं।[21] 1983 में, एस. कवामुरा के नेतृत्व में एक द्रोह अनुसंधान दल ने SOI CMOS (पूरक धातु-ऑक्साइड-अर्धचालक) संरचना के साथ एक त्रि-आयामी एकीकृत परिपथ का निर्माण किया।[22] 1984 में, उसी फुजित्सु अनुसंधान दल ने बीम पुनर्संरचना का उपयोग करते हुए खड़ी खड़ी दोहरी SOI/CMOS संरचना के साथ एक 3D गेट सरणी का निर्माण किया।[23] उसी वर्ष, इलेक्ट्रोटेक्निकल प्रयोगशाला के शोधकर्ता तोशीहिरो सेकीगावा और युताका हयाशी ने एक मल्टीगेट डिवाइस| डबल-गेट MOSFET का निर्माण किया, यह प्रदर्शित करते हुए कि एक साथ जुड़े दो गेट इलेक्ट्रोड के बीच पूरी तरह से खराब SOI डिवाइस को सैंडविच करके शॉर्ट-चैनल प्रभाव को काफी कम किया जा सकता है।[24][25] 1986 में, HP लैब्स में जीन-पियरे कोलिंग ने 90 एनएम पतली सिलिकॉन फिल्मों का उपयोग करके SOI NMOS तर्क उपकरणों का निर्माण किया।[26] 1989 में, घवम जी. शाहिदी ने आईबीएम थॉमस जे वाटसन रिसर्च सेंटर में SOI अनुसंधान कार्यक्रम की शुरुआत की।[27] वह आईबीएम माइक्रोइलेक्ट्रॉनिक में SOI तकनीक के मुख्य वास्तुकार थे, जहाँ उन्होंने अपने बॉस दावरी तिल के समर्थन से सामग्री अनुसंधान से लेकर पहले व्यावसायिक रूप से व्यवहार्य उपकरणों के विकास तक मौलिक योगदान दिया।[28] शाहिदी SOI CMOS प्रौद्योगिकी को एक निर्माण योग्य वास्तविकता बनाने में एक प्रमुख व्यक्ति थे। 1990 के दशक की शुरुआत में, उन्होंने उपकरणों और सरल सर्किटों के निर्माण के लिए डिवाइस-गुणवत्ता SOI सामग्री तैयार करने के लिए सिलिकॉन epitaxial अतिवृद्धि और रासायनिक यांत्रिक पॉलिशिंग के संयोजन की एक नई तकनीक का प्रदर्शन किया, जिसके कारण IBM ने SOI सबस्ट्रेट्स को शामिल करने के लिए अपने शोध कार्यक्रम का विस्तार किया। वे माइक्रोप्रोसेसर अनुप्रयोगों में पारंपरिक बल्क CMOS की तुलना में SOI CMOS प्रौद्योगिकी के शक्ति-विलंब लाभ को प्रदर्शित करने वाले पहले व्यक्ति भी थे। उन्होंने सेमीकंडक्टर उद्योग द्वारा SOI को अपनाने से रोकने वाली बाधाओं को पार किया, और बड़े पैमाने पर उत्पादन के लिए उपयुक्त गुणवत्ता और लागत स्तरों पर SOI सब्सट्रेट विकास को चलाने में महत्वपूर्ण भूमिका निभाई।[29] 1994 में, शाहिदी, बिजन डावरी और रॉबर्ट एच. डेनार्ड के नेतृत्व में आईबीएम की एक शोध टीम ने पहला नैनोइलेक्ट्रॉनिक|सब-100 नैनोमीटर SOI CMOS डिवाइस बनाया।[30][31] 1998 में, Hitachi , TSMC और यूसी बरकेले के शोधकर्ताओं की एक टीम ने FinFET (फिन फील्ड इफ़ेक्ट ट्रांजिस्टर ) का प्रदर्शन किया।[32] जो एक एसओआई सब्सट्रेट पर निर्मित एक गैर-प्लानर, डबल-गेट एमओएसएफईटी है।[33] 2001 की शुरुआत में, शाहिदी ने आईबीएम में एक कम-शक्ति आरएफ सीएमओएस डिवाइस विकसित करने के लिए एसओआई का इस्तेमाल किया, जिसके परिणामस्वरूप रेडियो फ्रीक्वेंसी में वृद्धि हुई।[28]


व्यावसायीकरण

आईबीएम में शाहिदी के शोध ने मुख्यधारा की सीएमओएस प्रौद्योगिकी में एसओआई का पहला व्यावसायिक उपयोग किया।[27]SOI का पहली बार 1995 में व्यावसायीकरण किया गया था, जब शाहिदी के SOI पर काम ने IBM के सर्वर डिवीजन को चलाने वाले जॉन केली को सर्वर उत्पादों के AS/400 लाइन में SOI को अपनाने के लिए राजी किया, जिसमें तांबे के धातुकरण SOI उपकरणों के साथ 250 नैनोमीटर CMOS का उपयोग किया गया था।[28]आईबीएम ने 2000 में हाई-एंड RS64#RS64-IV|RS64-IV Istar PowerPC-AS माइक्रोप्रोसेसर में SOI का उपयोग करना शुरू किया। SOI तकनीक पर निर्मित माइक्रोप्रोसेसरों के अन्य उदाहरणों में AMD के 130 एनएम, 90 एनएम, 65 एनएम, 45 एनएम और 32 शामिल हैं। 2001 से एनएम सिंगल, डुअल, क्वाड, छह और आठ कोर प्रोसेसर।[34] 2001 के अंत में, शाहिदी के काम के आधार पर आईबीएम ने 130 नैनोमीटर CMOS SOI उपकरणों को तांबे और कम-κ परावैद्युत के साथ बैक एंड के लिए पेश करने के लिए निर्धारित किया था।[28]फ्रीस्केल ने 2001 के अंत में अपने PowerPC 7455 CPU में SOI को अपनाया। वर्तमान में,[when?] फ्रीस्केल 180 एनएम, 130 एनएम, 90 एनएम और 45 एनएम लाइनों में SOI उत्पादों की शिपिंग कर रहा है।[35] Xbox 360, PlayStation 3 और Wii में उपयोग किए जाने वाले 90 एनएम PowerPC- और Power ISA-आधारित प्रोसेसर भी SOI तकनीक का उपयोग करते हैं। हालांकि इंटेल की ओर से प्रतिस्पर्धी पेशकशें जारी हैं[when?] प्रत्येक प्रक्रिया नोड के लिए पारंपरिक बल्क CMOS तकनीक का उपयोग करने के बजाय ट्रांजिस्टर के प्रदर्शन को बेहतर बनाने के लिए HKMG और त्रि-द्वार ट्रांजिस्टर जैसे अन्य स्थानों पर ध्यान केंद्रित करना। जनवरी 2005 में, इंटेल के शोधकर्ताओं ने SOI का उपयोग करके निर्मित एक प्रायोगिक सिंगल-चिप सिलिकॉन रिब वेवगाइड रमन लेजर की सूचना दी।[36] पारंपरिक फाउंड्रीज के लिए, जुलाई 2006 में TSMC ने दावा किया कि कोई भी ग्राहक SOI नहीं चाहता है,[37] लेकिन चार्टर्ड सेमीकंडक्टर ने अपना पूरा फैब एसओआई को समर्पित कर दिया।[38]


उच्च-निष्पादन रेडियो फ्रीक्वेंसी (RF) अनुप्रयोगों में उपयोग करें

1990 में, पेरेग्रीन सेमीकंडक्टर ने एक मानक 0.5 μm CMOS नोड और एक उन्नत नीलम सब्सट्रेट का उपयोग करके एक SOI प्रक्रिया प्रौद्योगिकी का विकास शुरू किया। नीलमणि (एसओएस) प्रक्रिया पर इसका पेटेंट सिलिकॉन उच्च प्रदर्शन आरएफ अनुप्रयोगों में व्यापक रूप से उपयोग किया जाता है। इन्सुलेट नीलम सब्सट्रेट के आंतरिक लाभ उच्च अलगाव, उच्च रैखिकता और इलेक्ट्रो-स्टैटिक डिस्चार्ज (ESD) सहिष्णुता की अनुमति देते हैं। कई अन्य कंपनियों ने भी स्मार्टफोन और सेलुलर रेडियो में सफल आरएफ अनुप्रयोगों के लिए एसओआई प्रौद्योगिकी लागू की है।[39][additional citation(s) needed]

फोटोनिक्स में प्रयोग करें

सिलिकॉन फोटोनिक्स में SOI वेफर्स का व्यापक रूप से उपयोग किया जाता है।[40] इन्सुलेटर पर क्रिस्टलीय सिलिकॉन परत का उपयोग ऑप्टिकल वेवगाइड्स और अन्य ऑप्टिकल उपकरणों को बनाने के लिए किया जा सकता है, या तो निष्क्रिय या सक्रिय (जैसे उपयुक्त आरोपण के माध्यम से)। दफन इन्सुलेटर कुल आंतरिक प्रतिबिंब के आधार पर सिलिकॉन परत में अवरक्त प्रकाश के प्रसार को सक्षम बनाता है। वेवगाइड्स की ऊपरी सतह को या तो खुला छोड़ा जा सकता है और हवा के संपर्क में लाया जा सकता है (उदाहरण के लिए संवेदन अनुप्रयोगों के लिए), या एक आवरण के साथ कवर किया जाता है, जो आमतौर पर सिलिका से बना होता है।[41]


नुकसान

परंपरागत अर्धचालक उद्योग की तुलना में एसओआई प्रौद्योगिकी का प्रमुख नुकसान निर्माण की लागत में वृद्धि है।[42] 2012 तक केवल आईबीएम और एएमडी ने उच्च प्रदर्शन वाले प्रोसेसर के आधार के रूप में एसओआई का इस्तेमाल किया और अन्य निर्माताओं (इंटेल, टीएसएमसी, ग्लोबल फाउंड्री आदि) ने अपने सीएमओएस चिप्स बनाने के लिए पारंपरिक सिलिकॉन वेफर्स का इस्तेमाल किया।[42]


SOI बाजार

मार्केट रिसर्च फ्यूचर ग्रुप के अनुसार 2020 तक SOI प्रक्रिया का उपयोग करने वाला बाजार अगले 5 वर्षों के लिए ~ 15% तक बढ़ने का अनुमान लगाया गया था।[43]


यह भी देखें

संदर्भ

  1. ↑ 1.0 1.1 Celler, G. K.; Cristoloveanu, S. (2003). "सिलिकॉन-ऑन-इंसुलेटर के फ्रंटियर्स". Journal of Applied Physics. 93 (9): 4955. Bibcode:2003JAP....93.4955C. doi:10.1063/1.1558223.
  2. ↑ Marshall, Andrew; Natarajan, Sreedhar (2002). SOI design: analog, memory and digital techniques. Boston: Kluwer. ISBN 0792376404.
  3. ↑ Colinge, Jean-Pierre (1991). Silicon-on-Insulator Technology: Materials to VLSI. Berlin: Springer Verlag. ISBN 978-0-7923-9150-0.
  4. ↑ Silicon-on-insulator - SOI technology and ecosystem - Emerging SOI applications by Horacio Mendez, Executive Director of the SOI Industry Consortium, April 9, 2009
  5. ↑ "संग्रहीत प्रति" (PDF). Archived from the original (PDF) on 2013-04-18. Retrieved 2014-04-12.
  6. ↑ "आईबीएम चिपमेकिंग तकनीक का इस्तेमाल करता है". cnet.com. 29 March 2001. Retrieved 22 April 2018.
  7. ↑ United States Patent 6,835,633 SOI wafers with 30-100 Ang. Buried OX created by wafer bonding using 30-100 Ang. thin oxide as bonding layer
  8. ↑ United States Patent 7,002,214 Ultra-thin body super-steep retrograde well (SSRW) FET devices
  9. ↑ Ultrathin-body SOI MOSFET for deep-sub-tenth micron era; Yang-Kyu Choi; Asano, K.; Lindert, N.; Subramanian, V.; Tsu-Jae King; Bokor, J.; Chenming Hu; Electron Device Letters, IEEE; Volume 21, Issue 5, May 2000 Page(s):254 - 255
  10. ↑ United States Patent 7138685 " Vertical MOSFET SRAM cell" describes SOI buried oxide (BOX) structures and methods for implementing enhanced SOI BOX structures.
  11. ↑ F. Balestra, Characterization and Simulation of SOI MOSFETs with Back Potential Control, PhD thesis, INP-Grenoble, 1985
  12. ↑ F. Balestra, Challenges to Ultralow-Power Semiconductor Device Operation, in "Future Trends in Microelectronics-Journey into the unknown", S. Lury, J. Xu, A. Zaslavsky Eds., J. Wiley & Sons, 2016
  13. ↑ U.S. Patent 5,888,297 Method of fabricating SOI substrate Atsushi Ogura, Issue date: Mar 30, 1999
  14. ↑ U.S. Patent 5,061,642 Method of manufacturing semiconductor on insulator Hiroshi Fujioka, Issue date: Oct 29, 1991
  15. ↑ "SemiConductor Wafer Bonding: Science and Technology" by Q.-Y. Tong & U. Gösele, Wiley-Interscience, 1998, ISBN 978-0-471-57481-1
  16. ↑ U.S. Patent 4,771,016 Using a rapid thermal process for manufacturing a wafer bonded soi semiconductor, George Bajor et al., Issue date: Sep 13, 1988
  17. ↑ "सीजन.कॉम". www.sigen.com. Retrieved 22 April 2018.
  18. ↑ ELTRAN - Novel SOI Wafer Technology Archived 2007-09-27 at the Wayback Machine, JSAPI vol.4
  19. ↑ U.S. Patent 5,417,180
  20. ↑ Colinge, Jean-Pierre (2003). "Multiplate-Gate Silicon-On-Insulator MOS Transistors". Microelectronics Technology and Devices, SBMICRO 2003: Proceedings of the Eighteenth International Symposium. The Electrochemical Society. pp. 2–17. ISBN 9781566773898.
  21. ↑ Tasch, A. F.; Holloway, T. C.; Lee, K. F.; Gibbons, J. F. (1979). "Silicon-on-insulator m.o.s.f.e.t.s fabricated on laser-annealed polysilicon on SiO2". Electronics Letters. 15 (14): 435–437. Bibcode:1979ElL....15..435T. doi:10.1049/el:19790312.
  22. ↑ Kawamura, S.; Sasaki, N.; Iwai, T.; Mukai, R.; Nakano, M.; Takagi, M. (December 1983). "3-Dimensional SOI/CMOS IC's fabricated by beam recrystallization". 1983 International Electron Devices Meeting: 364–367. doi:10.1109/IEDM.1983.190517. S2CID 11689645.
  23. ↑ Kawamura, S.; Sasaki, Nobuo; Iwai, T.; Mukai, R.; Nakano, M.; Takagi, M. (1984). "3-Dimensional Gate Array with Vertically Stacked Dual SOI/CMOS Structure Fabricated by Beam Recrystallization". 1984 Symposium on VLSI Technology. Digest of Technical Papers: 44–45.
  24. ↑ Colinge, Jean-Pierre (2008). FinFETs और अन्य मल्टी-गेट ट्रांजिस्टर. Springer Science & Business Media. p. 11. ISBN 9780387717517.
  25. ↑ Sekigawa, Toshihiro; Hayashi, Yutaka (1 August 1984). "एक अतिरिक्त बॉटम गेट वाले एक्सएमओएस ट्रांजिस्टर की परिकलित थ्रेशोल्ड-वोल्टेज विशेषताएं". Solid-State Electronics. 27 (8): 827–828. Bibcode:1984SSEle..27..827S. doi:10.1016/0038-1101(84)90036-4. ISSN 0038-1101.
  26. ↑ Colinge, Jean-Pierre (1986). "पतली फिल्म SOI MOSFETs की सबथ्रेशोल्ड ढलान". IEEE Electron Device Letters. 7 (4): 244–246. Bibcode:1986IEDL....7..244C. doi:10.1109/EDL.1986.26359. S2CID 19576481.
  27. ↑ 27.0 27.1 "गावं ग. शहीदी". IEEE Xplore. Institute of Electrical and Electronics Engineers. Retrieved 16 September 2019.
  28. ↑ 28.0 28.1 28.2 28.3 "SOI वैज्ञानिक की गिनती नवीनतम IBM साथियों में होती है". EE Times. 30 May 2001.
  29. ↑ "गावं शहीदी". Engineering and Technology History. Institute of Electrical and Electronics Engineers. 26 January 2016. Retrieved 16 September 2019.
  30. ↑ Shahidi, Ghavam G.; Davari, Bijan; Dennard, Robert H.; Anderson, C. A.; Chappell, B. A.; et al. (December 1994). "A room temperature 0.1 µm CMOS on SOI". IEEE Transactions on Electron Devices. 41 (12): 2405–2412. Bibcode:1994ITED...41.2405S. doi:10.1109/16.337456. S2CID 108832941.
  31. ↑ Critchlow, D. L. (2007). "MOSFET स्केलिंग पर स्मरण". IEEE Solid-State Circuits Society Newsletter. 12 (1): 19–22. doi:10.1109/N-SSC.2007.4785536.
  32. ↑ Tsu‐Jae King, Liu (June 11, 2012). "FinFET: History, Fundamentals and Future". University of California, Berkeley. Symposium on VLSI Technology Short Course. Retrieved 9 July 2019.
  33. ↑ Hisamoto, Digh; Hu, Chenming; Huang, Xuejue; Lee, Wen-Chin; Kuo, C.; et al. (May 2001). "Sub-50 nm P-channel FinFET" (PDF). IEEE Transactions on Electron Devices. 48 (5): 880–886. Bibcode:2001ITED...48..880H. doi:10.1109/16.918235.
  34. ↑ Vries, Hans de. "Chip Architect: Intel and Motorola/AMD's 130 nm processes to be revealed". chip-architect.com. Retrieved 22 April 2018.
  35. ↑ "एनएक्सपी सेमीकंडक्टर्स - ऑटोमोटिव, सुरक्षा, आईओटी". www.freescale.com. Retrieved 22 April 2018.
  36. ↑ Rong, Haisheng; Liu, Ansheng; Jones, Richard; Cohen, Oded; Hak, Dani, Nicolaescu, Remus; Fang, Alexander; Paniccia, Mario (January 2005). "एक ऑल-सिलिकॉन रमन लेजर" (PDF). Nature. 433 (7042): 292–294. doi:10.1038/nature03723. PMID 15931210. S2CID 4423069.{{cite journal}}: CS1 maint: multiple names: authors list (link)
  37. ↑ "TSMC के पास SOI प्रौद्योगिकी के लिए कोई ग्राहक मांग नहीं है - फैबटेक - सेमीकंडक्टर पेशेवरों के लिए ऑनलाइन सूचना स्रोत". fabtech.org. Archived from the original on 28 September 2007. Retrieved 22 April 2018.
  38. ↑ Chartered expands foundry market access to IBM's 90nm SOI technology
  39. ↑ Madden, Joe. "Handset RFFEs: MMPAs, Envelope Tracking, Antenna Tuning, FEMs, and MIMO" (PDF). Mobile Experts. Archived from the original (PDF) on 4 March 2016. Retrieved 2 May 2012.
  40. ↑ Reed, Graham T.; Knights, Andrew P. (5 March 2004). Silicon Photonics: An Introduction. Wiley. ISBN 9780470870341. Retrieved 22 April 2018 – via Google Books.
  41. ↑ RIGNY, ARNAUD. "Silicon-on-Insulator Substrates: The Basis of Silicon Photonics". Photonics.com. Retrieved 7 May 2023.
  42. ↑ 42.0 42.1 McLellan, Paul. "इन्सुलेटर पर सिलिकॉन (SOI)". Semiwiki. Retrieved 2021-03-07.
  43. ↑ Future, Market Research (2021-02-17). "Silicon on Insulator (SoI) Market is Anticipated to Surpass USD 2.40 Billion By 2026 | APAC Region to Remain Forerunner in Global Silicon on Insulator Industry". GlobeNewswire News Room. Retrieved 2021-03-07.


बाहरी संबंध

  • SOI Industry Consortium - a site with extensive information and education for SOI technology
  • SOI IP portal - A search engine for SOI IP
  • AMDboard - a site with extensive information regarding SOI technology
  • Advanced Substrate News - a newsletter about the SOI industry, produced by Soitec
  • MIGAS '04 - The 7th session of MIGAS International Summer School on Advanced Microelectronics, devoted to SOI technology and devices
  • MIGAS '09 - 12th session of the International Summer School on Advanced Microelectronics: "Silicon on Insulator (SOI) Nanodevices"
Retrieved from "https://alpha.indicwiki.in/index.php?title=इन्सुलेटर_पर_सिलिकॉन&oldid=204941"