परिवहन ट्रिगर वास्तुकला

कंप्यूटर आर्किटेक्चर में, एक ट्रांसपोर्ट ट्रिगर आर्किटेक्चर (टीटीए) एक प्रकार का प्रोसेसर_(कंप्यूटिंग) डिज़ाइन है जिसमें प्रोग्राम प्रोसेसर के आंतरिक ट्रांसपोर्ट बस (कंप्यूटिंग) को सीधे नियंत्रित करते हैं। संगणना डेटा ट्रांसपोर्ट के साइड इफेक्ट के रूप में होती है: एक कार्यात्मक इकाई के ट्रिगरिंग पोर्ट में डेटा लिखना गणना शुरू करने के लिए कार्यात्मक इकाई को ट्रिगर करता है। यह वैसा ही है जैसा सिस्टोलिक सरणी में होता है। इसकी मॉड्यूलर संरचना के कारण, टीटीए अनुकूलित डेटापथ के साथ एप्लिकेशन-विशिष्ट निर्देश सेट प्रोसेसर ('एएसआईपी) के लिए एक आदर्श प्रोसेसर टेम्पलेट है, लेकिन निश्चित फ़ंक्शन हार्डवेयर त्वरक की अनम्यता और डिज़ाइन लागत के बिना।

आमतौर पर एक ट्रांसपोर्ट ट्रिगर प्रोसेसर में कई ट्रांसपोर्ट बसें और बसों से जुड़ी कई कार्यात्मक इकाइयाँ होती हैं, जो निर्देश स्तर की समानता के अवसर प्रदान करती हैं। समांतरता को प्रोग्रामर द्वारा स्थिर रूप से परिभाषित किया गया है। इस संबंध में (और स्पष्ट रूप से बड़ी निर्देश शब्द चौड़ाई के कारण), टीटीए आर्किटेक्चर बहुत लंबे निर्देश शब्द (वीएलआईडब्ल्यू) आर्किटेक्चर जैसा दिखता है। एक टीटीए निर्देश शब्द कई स्लॉट्स से बना होता है, एक स्लॉट प्रति बस, और प्रत्येक स्लॉट संबंधित बस पर होने वाले डेटा ट्रांसपोर्ट को निर्धारित करता है। सुक्ष्म नियंत्रण कुछ अनुकूलन की अनुमति देता है जो एक पारंपरिक प्रोसेसर में संभव नहीं है। उदाहरण के लिए, सॉफ्टवेयर रजिस्टरों का उपयोग किए बिना सीधे कार्यात्मक इकाइयों के बीच डेटा स्थानांतरित कर सकता है।

ट्रांसपोर्ट ट्रिगरिंग कुछ microआर्किटेक्चरल विवरणों को उजागर करता है जो आमतौर पर प्रोग्रामर से छिपे होते हैं। यह एक प्रोसेसर के नियंत्रण तर्क को बहुत सरल करता है, क्योंकि आमतौर पर रन टाइम (प्रोग्राम जीवनचक्र चरण) में किए गए कई निर्णय संकलन समय पर तय किए जाते हैं। हालांकि, इसका यह भी अर्थ है कि एक टीटीए प्रोसेसर के लिए संकलित एक बाइनरी दूसरे पर पुनर्संकलन के बिना नहीं चलेगा यदि दोनों के बीच वास्तुकला में एक छोटा सा अंतर भी है। बाइनरी असंगति समस्या, एक पूर्ण संदर्भ स्विच को लागू करने की जटिलता के अलावा, टीटीए को सामान्य प्रयोजन कंप्यूटिंग की तुलना में अंतः स्थापित प्रणाली के लिए अधिक उपयुक्त बनाती है।

सभी एक-निर्देश सेट कंप्यूटर आर्किटेक्चर में से, TTA आर्किटेक्चर उन कुछ में से एक है, जिनके पास इसके आधार पर प्रोसेसर बनाए गए हैं, और केवल एक ही है जिसके पास प्रोसेसर आधारित है, जो व्यावसायिक रूप से बेचा जाता है।

VLIW आर्किटेक्चर की तुलना में लाभ

टीटीए को खुला डाटापाथ वीएलआईडब्ल्यू आर्किटेक्चर के रूप में देखा जा सकता है। जबकि VLIW को ऑपरेशन का उपयोग करके प्रोग्राम किया गया है, TTA ऑपरेशन के निष्पादन को कई मूव ऑपरेशंस में विभाजित करता है। निम्न स्तरीय प्रोग्रामिंग मॉडल मानक VLIW की तुलना में कई लाभों को सक्षम बनाता है। उदाहरण के लिए, एक टीटीए आर्किटेक्चर वीएलआईडब्ल्यू की तुलना में सरल रजिस्टर फाइलों के साथ अधिक समांतरता प्रदान कर सकता है। जैसा कि प्रोग्रामर ऑपरेंड के समय के नियंत्रण में है और परिणाम डेटा ट्रांसपोर्ट करता है, रजिस्टर फ़ाइल (आरएफ) की जटिलता (इनपुट और आउटपुट पोर्ट की संख्या) को सबसे खराब स्थिति के मुद्दे / पूर्ण परिदृश्य के अनुसार स्केल करने की आवश्यकता नहीं है। एकाधिक समानांतर निर्देश।

परिवहन प्रोग्रामिंग द्वारा सक्षम एक महत्वपूर्ण अद्वितीय सॉफ़्टवेयर अनुकूलन को सॉफ़्टवेयर बायपासिंग कहा जाता है। सॉफ़्टवेयर को बायपास करने के मामले में, प्रोग्रामर डेटा को सीधे अगली कार्यात्मक इकाई के ऑपरेंड पोर्ट पर ले जाकर रजिस्टर फ़ाइल राइट बैक को बायपास करता है। जब यह अनुकूलन आक्रामक रूप से लागू किया जाता है, तो परिणाम को रजिस्टर फ़ाइल में स्थानांतरित करने वाली मूल चाल को पूरी तरह से समाप्त किया जा सकता है, इस प्रकार रजिस्टर फ़ाइल पोर्ट दबाव दोनों को कम किया जा सकता है और अन्य अस्थायी चर के लिए एक सामान्य उद्देश्य रजिस्टर को मुक्त किया जा सकता है। कम रजिस्टर दबाव, आरएफ हार्डवेयर की आवश्यक जटिलता को सरल बनाने के अलावा, महत्वपूर्ण सीपीयू पावर अपव्यय # कमी का कारण बन सकता है, विशेष रूप से मोबाइल एम्बेडेड सिस्टम में एक महत्वपूर्ण लाभ।^[1] ^[2]

संरचना

TTA प्रोसेसर स्वतंत्र फ़ंक्शन इकाइयों और रजिस्टर फ़ाइलों से बने होते हैं, जो ट्रांसपोर्ट बसों और सॉकेट्स से जुड़े होते हैं।

File:Transport Triggered Architecture.png

परिवहन के हिस्सों ने वास्तुकला को ट्रिगर किया

फंक्शन यूनिट

प्रत्येक फंक्शन यूनिट एक या एक से अधिक ऑपरेटर (प्रोग्रामिंग) को लागू करती है, जो एक जटिल और मनमाना उपयोगकर्ता-परिभाषित एप्लिकेशन-विशिष्ट संगणना के लिए पूर्णांकों के एक साधारण जोड़ से लेकर कार्यक्षमता को लागू करता है। ऑपरेशन के लिए ऑपरेंड फ़ंक्शन यूनिट पोर्ट्स के माध्यम से स्थानांतरित किए जाते हैं।

प्रत्येक कार्य इकाई में एक स्वतंत्र पाइपलाइन (कंप्यूटिंग) हो सकती है। यदि कोई फंक्शन यूनिट निर्देश पाइपलाइन है, तो प्रत्येक घड़ी चक्र में एक नया ऑपरेशन शुरू किया जा सकता है, जिसे पूरा करने के लिए कई घड़ी चक्र लगते हैं। दूसरी ओर, एक पाइपलाइन ऐसी हो सकती है कि यह हमेशा नए संचालन प्रारंभ अनुरोधों को स्वीकार नहीं करती है जबकि एक पुराना अभी भी निष्पादित हो रहा है।

स्मृति एक्सेस और प्रोसेसर के बाहर संचार को विशेष फ़ंक्शन इकाइयों का उपयोग करके नियंत्रित किया जाता है। फ़ंक्शन इकाइयाँ जो मेमोरी एक्सेसिंग ऑपरेशंस को लागू करती हैं और मेमोरी मॉड्यूल से जुड़ती हैं, उन्हें अक्सर लोड-स्टोर यूनिट (कंप्यूटिंग) | लोड / स्टोर यूनिट कहा जाता है।

नियंत्रण इकाई

नियंत्रण इकाई कार्य इकाइयों का एक विशेष मामला है जो निष्पादन को नियंत्रित करती है कार्यक्रमों की। निष्पादित किए जाने वाले निर्देशों को लाने के लिए नियंत्रण इकाई के पास निर्देश मेमोरी तक पहुंच होती है। निष्पादित कार्यक्रमों को निष्पादित कार्यक्रम में निष्पादन (कूद) को एक मनमानी स्थिति में स्थानांतरित करने की अनुमति देने के लिए, नियंत्रण इकाई नियंत्रण प्रवाह संचालन प्रदान करती है। एक नियंत्रण इकाई में आमतौर पर एक निर्देश पाइपलाइन होती है, जिसमें प्रोग्राम निर्देशों को लाने, डिकोड करने और निष्पादित करने के चरण होते हैं।

फ़ाइलें रजिस्टर करें

रजिस्टर फाइलों में सामान्य प्रयोजन के रजिस्टर होते हैं, जिनका उपयोग प्रोग्राम में वेरिएबल्स को स्टोर करने के लिए किया जाता है। फंक्शन यूनिट्स की तरह, रजिस्टर फाइल्स में भी इनपुट और आउटपुट पोर्ट होते हैं। पढ़ने और लिखने के बंदरगाहों की संख्या, यानी एक ही घड़ी चक्र में एकाधिक रजिस्टरों को पढ़ने और लिखने में सक्षम होने की क्षमता, प्रत्येक रजिस्टर फ़ाइल में भिन्न हो सकती है।

परिवहन बसें और सॉकेट

इंटरकनेक्ट आर्किटेक्चर में कंप्यूटर बस होते हैं जो सॉकेट्स के माध्यम से फंक्शन यूनिट पोर्ट्स से जुड़े होते हैं। कनेक्टिविटी के खर्च के कारण, यूनिट्स (फ़ंक्शन यूनिट्स और रजिस्टर फाइल्स) के बीच कनेक्शन की संख्या को कम करना सामान्य है। एक टीटीए को पूरी तरह से जुड़ा हुआ कहा जाता है यदि प्रत्येक यूनिट आउटपुट पोर्ट से प्रत्येक यूनिट के इनपुट पोर्ट के लिए एक रास्ता है।

सॉकेट किसी भी समय तुरंत सॉकेट के बस-टू-पोर्ट कनेक्शन का चयन करने की अनुमति देकर प्रोग्रामिंग टीटीए प्रोसेसर के लिए साधन प्रदान करते हैं। इस प्रकार, घड़ी चक्र में होने वाले डेटा ट्रांसपोर्ट को प्रत्येक बस के लिए सक्षम होने के लिए स्रोत और गंतव्य सॉकेट/पोर्ट कनेक्शन को परिभाषित करके प्रोग्राम किया जा सकता है।

सशर्त निष्पादन

कुछ टीटीए कार्यान्वयन एड्रेसिंग मोड#सशर्त निष्पादन का समर्थन करते हैं।

सशर्त निष्पादन गार्ड की सहायता से कार्यान्वित किया जाता है। प्रत्येक डेटा परिवहन को एक गार्ड द्वारा सशर्त किया जा सकता है, जो एक रजिस्टर (अक्सर 1-बिट सशर्त रजिस्टर) और एक बस से जुड़ा होता है। यदि संरक्षित रजिस्टर का मूल्य गलत (शून्य) का मूल्यांकन करता है, तो गार्ड से जुड़े बस के लिए प्रोग्राम किए गए डेटा ट्रांसपोर्ट को स्क्वैश किया जाता है, अर्थात इसके गंतव्य पर नहीं लिखा जाता है। बिना शर्त डेटा ट्रांसपोर्ट किसी भी गार्ड से जुड़े नहीं होते हैं और हमेशा निष्पादित होते हैं।

शाखाएँ

टीटीए प्रोसेसर सहित सभी प्रोसेसर में बहाव को काबू करें निर्देश शामिल होते हैं जो प्रोग्राम काउंटर को बदल देते हैं, जो सबरूटीन्स को लागू करने के लिए उपयोग किया जाता है, अगर-तो-और, पाश के लिए, आदि। टीटीए प्रोसेसर के लिए असेंबली भाषा में आमतौर पर बिना शर्त जैसे कंट्रोल फ्लो निर्देश शामिल होते हैं। शाखाएँ (JUMP), सशर्त सापेक्ष शाखाएँ (BNZ), सबरूटीन कॉल (CALL), सशर्त वापसी (RETNZ), आदि जो अन्य प्रोसेसर के लिए संबंधित असेंबली भाषा निर्देशों के समान दिखती हैं।

टीटीए मशीन पर अन्य सभी परिचालनों की तरह, इन निर्देशों को एक विशेष कार्य इकाई के लिए निर्देश के रूप में लागू किया जाता है।

TTA कार्यान्वयन जो सशर्त निष्पादन का समर्थन करते हैं, जैसे कि sTTAck और पहला MOVE प्रोटोटाइप, इनमें से अधिकांश नियंत्रण प्रवाह निर्देशों को प्रोग्राम काउंटर पर एक सशर्त चाल के रूप में लागू कर सकते हैं।^[3]^[4] TTA कार्यान्वयन जो केवल बिना शर्त डेटा ट्रांसपोर्ट का समर्थन करते हैं, जैसे मैक्सिम इंटीग्रेटेड MAXQ,^[5]विशिष्ट रूप से प्रोग्राम काउंटर से कसकर जुड़ी एक विशेष फंक्शन यूनिट होती है जो विभिन्न प्रकार के गंतव्य पतों पर प्रतिक्रिया करती है। इस तरह के प्रत्येक पते का, जब एक चाल के गंतव्य के रूप में उपयोग किया जाता है, तो प्रोग्राम काउंटर पर एक अलग प्रभाव पड़ता है - प्रत्येक सापेक्ष शाखा <शर्त> निर्देश में प्रत्येक स्थिति के लिए एक अलग गंतव्य पता होता है; और अन्य गंतव्य पतों का उपयोग CALL, RETNZ, आदि के लिए किया जाता है।

प्रोग्रामिंग

अधिक पारंपरिक प्रोसेसर आर्किटेक्चर में, एक प्रोसेसर को आमतौर पर निष्पादित संचालन और उनके ऑपरेंड को परिभाषित करके प्रोग्राम किया जाता है। उदाहरण के लिए, आरआईएससी आर्किटेक्चर में एक अतिरिक्त निर्देश निम्न जैसा दिख सकता है। <पूर्व> आर3, आर1, आर2 जोड़ें </पूर्व>

यह उदाहरण ऑपरेशन सामान्य-उद्देश्य रजिस्टरों r1 और r2 के मूल्यों को जोड़ता है और परिणाम को स्टोर करता है रजिस्टर r3। मोटे तौर पर, प्रोसेसर में निर्देश के निष्पादन के परिणामस्वरूप संभवत: संकेतों को नियंत्रित करने के लिए निर्देश का अनुवाद होता है जो इंटरकनेक्शन नेटवर्क कनेक्शन और फ़ंक्शन इकाइयों को नियंत्रित करता है। इंटरकनेक्शन नेटवर्क का उपयोग रजिस्टरों r1 और r2 के वर्तमान मूल्यों को फ़ंक्शन यूनिट में स्थानांतरित करने के लिए किया जाता है जो ऐड ऑपरेशन को निष्पादित करने में सक्षम है, जिसे अक्सर अंकगणित-तर्क इकाई के रूप में ALU कहा जाता है। अंत में, एक नियंत्रण संकेत ALU में अतिरिक्त ऑपरेशन का चयन करता है और ट्रिगर करता है, जिसके परिणाम को रजिस्टर r3 में वापस स्थानांतरित कर दिया जाता है।

टीटीए कार्यक्रम संचालन को परिभाषित नहीं करते हैं, लेकिन ऑपरेंड मूल्यों को लिखने और पढ़ने के लिए केवल डेटा ट्रांसपोर्ट की आवश्यकता होती है। किसी ऑपरेशन के ट्रिगरिंग ऑपरेंड में डेटा लिखकर ऑपरेशन को ही ट्रिगर किया जाता है। इस प्रकार, एक ऑपरेशन को ट्रिगरिंग डेटा ट्रांसपोर्ट के साइड इफेक्ट के रूप में निष्पादित किया जाता है। इसलिए, TTA में एक अतिरिक्त ऑपरेशन को निष्पादित करने के लिए तीन डेटा ट्रांसपोर्ट परिभाषाओं की आवश्यकता होती है, जिन्हें मूव्स भी कहा जाता है। चाल एक ट्रांसपोर्ट बस में होने वाले डेटा ट्रांसपोर्ट के लिए एंडपॉइंट को परिभाषित करती है। उदाहरण के लिए, एक चाल यह बता सकती है फ़ंक्शन यूनिट F, पोर्ट 1 से एक डेटा ट्रांसपोर्ट, फ़ाइल R रजिस्टर करने के लिए, इंडेक्स 2 रजिस्टर करें, बस B1 में होना चाहिए। वहाँ के मामले में लक्ष्य प्रोसेसर में कई बसें हैं, प्रत्येक बस को उसी घड़ी चक्र में समानांतर में उपयोग किया जा सकता है। इस प्रकार, यह संभव है एक ही निर्देश में कई डेटा ट्रांसपोर्ट शेड्यूल करके डेटा ट्रांसपोर्ट लेवल समांतरता का फायदा उठाएं।

टीटीए प्रोसेसर में एक अतिरिक्त ऑपरेशन निम्नानुसार निष्पादित किया जा सकता है: <पूर्व> r1 -> ALU.operand1 r2 -> ALU.add.trigger ALU.result -> r3 </पूर्व>

दूसरी चाल, एएलयू नामक फ़ंक्शन इकाई के दूसरे ऑपरेंड को लिखना, अतिरिक्त ऑपरेशन को ट्रिगर करता है। यह 'जोड़' के निष्पादन विलंबता के बाद आउटपुट पोर्ट 'परिणाम' में अतिरिक्त परिणाम उपलब्ध कराता है।

एएलयू से जुड़े बंदरगाह एक संचायक (कंप्यूटिंग) के रूप में कार्य कर सकते हैं, मैक्रो निर्देशों के निर्माण की अनुमति देते हैं जो अमूर्त (कंप्यूटर विज्ञान) अंतर्निहित टीटीए:

lda r1    ; "load ALU": move value to ALU operand 1
add r2    ; add: move value to add trigger
sta r3    ; "store ALU": move value from ALU result

प्रोग्रामर दृश्यमान ऑपरेशन विलंबता

टीटीए का प्रमुख दर्शन जटिलता को हार्डवेयर से सॉफ्टवेयर में स्थानांतरित करना है। इसके कारण, प्रोग्रामर को कई अतिरिक्त खतरे पेश किए जाते हैं। उनमें से एक देरी स्लॉट है, प्रोग्रामर दृश्यमान फ़ंक्शन इकाइयों की विलंबता। समय पूरी तरह से प्रोग्रामर की जिम्मेदारी है। प्रोग्रामर को निर्देशों को इस प्रकार निर्धारित करना होता है कि परिणाम न तो बहुत जल्दी पढ़ा जाए और न ही बहुत देर से। यदि परिणाम बहुत जल्दी पढ़ लिया जाता है तो प्रोसेसर को लॉक करने के लिए कोई हार्डवेयर डिटेक्शन नहीं है। उदाहरण के लिए, एक आर्किटेक्चर पर विचार करें जिसमें 1 की विलंबता के साथ एक ऑपरेशन ऐड और 3 की विलंबता के साथ ऑपरेशन mul है। ऐड ऑपरेशन को ट्रिगर करते समय, अगले निर्देश (अगले घड़ी चक्र) में परिणाम को पढ़ना संभव है, लेकिन अंदर मूल के मामले में, परिणाम पढ़ने से पहले दो निर्देशों का इंतजार करना पड़ता है। ट्रिगरिंग निर्देश के बाद तीसरे निर्देश के लिए परिणाम तैयार है।

किसी परिणाम को बहुत जल्दी पढ़ने से पहले ट्रिगर किए गए ऑपरेशन के परिणाम को पढ़ने में परिणाम मिलता है, या यदि फ़ंक्शन यूनिट में पहले कोई ऑपरेशन ट्रिगर नहीं किया गया था, तो रीड वैल्यू अपरिभाषित है। दूसरी ओर, परिणाम को यह सुनिश्चित करने के लिए पर्याप्त जल्दी पढ़ा जाना चाहिए कि अगला ऑपरेशन परिणाम आउटपुट पोर्ट में अभी तक अपठित परिणाम को अधिलेखित नहीं करता है।

प्रोग्रामर-दृश्यमान प्रोसेसर संदर्भ की प्रचुरता के कारण, जिसमें व्यावहारिक रूप से रजिस्टर फ़ाइल सामग्री के अलावा, फ़ंक्शन यूनिट पाइपलाइन रजिस्टर सामग्री और/या फ़ंक्शन यूनिट इनपुट और आउटपुट पोर्ट भी शामिल हैं, बाहरी इंटरप्ट समर्थन के लिए आवश्यक संदर्भ सहेजना जटिल और महंगा हो सकता है एक टीटीए प्रोसेसर में लागू करें। इसलिए, इंटरप्ट आमतौर पर टीटीए प्रोसेसर द्वारा समर्थित नहीं होते हैं, लेकिन उनका कार्य एक बाहरी हार्डवेयर (जैसे, एक आई/ओ प्रोसेसर) को सौंप दिया जाता है या वैकल्पिक सिंक्रनाइज़ेशन/संचार तंत्र जैसे मतदान के उपयोग से उनकी आवश्यकता से बचा जाता है।

कार्यान्वयन

मैक्सक्यू^[6]^[5]^[7] मैक्सिम इंटीग्रेटेड से, ट्रांसपोर्ट ट्रिगर आर्किटेक्चर पर निर्मित एकमात्र व्यावसायिक रूप से उपलब्ध माइक्रोकंट्रोलर, एक OISC या एक-निर्देश सेट कंप्यूटर है। यह एक लचीला मूव निर्देश प्रदान करता है, जो कार्यक्रम गणक पर सीधे मूल्यों को ले जाकर विभिन्न आभासी निर्देशों के रूप में कार्य कर सकता है।
मूव प्रोजेक्ट ने कई प्रयोगात्मक टीटीए माइक्रोप्रोसेसरों को डिजाइन और निर्मित किया है।
OpenASIP एक ओपन सोर्स एप्लिकेशन-विशिष्ट इंस्ट्रक्शन सेट टूलसेट है जो TTA को प्रोसेसर टेम्प्लेट के रूप में उपयोग करता है।
मूल अमिगा चिपसेट का आर्किटेक्चर # कॉपर में ट्रांसपोर्ट ट्रिगर आर्किटेक्चर की सभी बुनियादी विशेषताएं हैं।
न्यू इंग्लैंड डिजिटल द्वारा विकसित Able प्रोसेसर।
द वायरवर्ल्ड आधारित कंप्यूटर।
Dr. Dobb's ने Verilog में एक मैचिंग क्रॉस असेम्बलर और फोर्थ कंपाइलर के साथ One-Der, एक 32-बिट TTA प्रकाशित किया।^[8]^[9]
माली (जीपीयू) | माली (200/400) वर्टेक्स प्रोसेसर, 128-बिट इंस्ट्रक्शन वर्ड सिंगल प्रिसिजन फ्लोटिंग-पॉइंट स्केलर टीटीए का उपयोग करता है^{[citation needed]}.

यह भी देखें

एप्लिकेशन-विशिष्ट निर्देश-सेट प्रोसेसर (ASIP)
बहुत लंबा निर्देश शब्द (VLIW)
स्पष्ट रूप से समांतर निर्देश कंप्यूटिंग (ईपीआईसी)
डेटाफ्लो आर्किटेक्चर

संदर्भ

↑ V. Guzma, P. Jääskeläinen, P. Kellomäki, and J. Takala, “Impact of Software Bypassing on Instruction Level Parallelism and Register File Traffic”
↑ Johan Janssen. "Compiler Strategies for Transport Triggered Architectures". 2001. p. 168.
↑ Henk Corporaal. "Transport Triggered Architectures examined for general purpose applications". p. 6.
↑ Aliaksei V. Chapyzhenka. "sTTAck: Stack Transport Triggered Architecture".
↑ ^5.0 ^5.1 "MAXQ परिवार उपयोगकर्ता गाइड". Maxim Integrated. Section "1.1 Instruction Set". A register-based, transport-triggered architecture allows all instructions to be coded as simple transfer operations. All instructions reduce to either writing an immediate value to a destination register or memory location or moving data between registers and/or memory locations.
↑ Catsoulis, John (2005), Designing embedded hardware (2 ed.), O'Reilly Media, pp. 327–333, ISBN 978-0-596-00755-3
↑ "MAXQ आर्किटेक्चर का परिचय". Maxim Integrated. Centralized access to resources (includes transfer map diagram).
↑ Dr. Dobb's article with 32-bit FPGA CPU in Verilog
↑ Web site with more details on the Dr. Dobb's CPU Archived 2013-02-18 at archive.today

बाहरी संबंध

[GuzmaBypassing-1] V. Guzma, P. Jääskeläinen, P. Kellomäki, and J. Takala, “Impact of Software Bypassing on Instruction Level Parallelism and Register File Traffic”

[janssen-2] Johan Janssen. "Compiler Strategies for Transport Triggered Architectures". 2001. p. 168.

[3] Henk Corporaal. "Transport Triggered Architectures examined for general purpose applications". p. 6.

[4] Aliaksei V. Chapyzhenka. "sTTAck: Stack Transport Triggered Architecture".

[maxq-family-users-guide-5] 5.0 ^5.1 "MAXQ परिवार उपयोगकर्ता गाइड". Maxim Integrated. Section "1.1 Instruction Set". A register-based, transport-triggered architecture allows all instructions to be coded as simple transfer operations. All instructions reduce to either writing an immediate value to a destination register or memory location or moving data between registers and/or memory locations.

[6] Catsoulis, John (2005), Designing embedded hardware (2 ed.), O'Reilly Media, pp. 327–333, ISBN 978-0-596-00755-3

[7] "MAXQ आर्किटेक्चर का परिचय". Maxim Integrated. Centralized access to resources (includes transfer map diagram).

[8] Dr. Dobb's article with 32-bit FPGA CPU in Verilog

[9] Web site with more details on the Dr. Dobb's CPU Archived 2013-02-18 at archive.today

[1]

[2]

[3]

[4]

[5]

[6]

[7]

[8]

[9]