स्क्रैचपैड मेमोरी

स्क्रैचपैड मेमोरी (एसपीएम), जिसे कंप्यूटर शब्दावली में स्क्रैचपैड, स्क्रैचपैड रैम या लोकल स्टोर के रूप में भी जाना जाता है, एक आंतरिक मेमोरी है, जो आमतौर पर उच्च गति वाली होती है, जिसका उपयोग गणना, डेटा और प्रगति पर अन्य कार्यों के अस्थायी भंडारण के लिए किया जाता है। माइक्रोप्रोसेसर (या CPU ) के संदर्भ में, स्क्रैचपैड एक विशेष हाई-स्पीड मेमोरी को संदर्भित करता है जिसका उपयोग तेजी से पुनर्प्राप्ति के लिए डेटा की छोटी वस्तुओं को रखने के लिए किया जाता है। यह जीवन में स्क्रैचपैड के उपयोग और आकार के समान है: प्रारंभिक नोट्स या स्केच या लेखन आदि के लिए कागज का एक पैड। जब स्क्रैचपैड मुख्य मेमोरी का एक छिपा हुआ हिस्सा होता है तो इसे कभी-कभी बम्प स्टोरेज कहा जाता है। .

कुछ प्रणालियों में^{[lower-alpha 1]} इसे कैश (कंप्यूटिंग)#L1 के समान माना जा सकता है क्योंकि यह प्रोसेसर के रजिस्टर होने के बाद अंकगणितीय तर्क इकाई की अगली निकटतम मेमोरी है, जिसमें मुख्य मेमोरी से डेटा को स्थानांतरित करने के लिए स्पष्ट निर्देश होते हैं, जो अक्सर प्रत्यक्ष मेमोरी एक्सेस का उपयोग करते हैं- आधारित डेटा स्थानांतरण.^[1] कैश का उपयोग करने वाली प्रणाली के विपरीत, स्क्रैचपैड वाला सिस्टम गैर-समान मेमोरी एक्सेस (एनयूएमए) विलंबता वाला एक सिस्टम है, क्योंकि विभिन्न स्क्रैचपैड और मुख्य मेमोरी तक मेमोरी एक्सेस विलंबता भिन्न होती है। कैश को नियोजित करने वाले सिस्टम से एक और अंतर यह है कि स्क्रैचपैड में आमतौर पर डेटा की एक प्रति नहीं होती है जो मुख्य मेमोरी में भी संग्रहीत होती है।

स्क्रैचपैड को कैशिंग लॉजिक के सरलीकरण के लिए नियोजित किया जाता है, और यह गारंटी देने के लिए कि एक इकाई कई प्रोसेसरों को नियोजित करने वाले सिस्टम में मुख्य मेमोरी सामग्री के बिना काम कर सकती है, विशेष रूप से एमपीएसओसी | अंतः स्थापित प्रणालियाँ के लिए मल्टीप्रोसेसर सिस्टम-ऑन-चिप में। वे ज्यादातर अस्थायी परिणामों को संग्रहीत करने के लिए उपयुक्त होते हैं (जैसा कि यह सीपीयू स्टैक में पाया जाएगा) जिन्हें आम तौर पर हमेशा मुख्य मेमोरी में रखने की आवश्यकता नहीं होती है; हालाँकि, जब डायरेक्ट मेमोरी एक्सेस द्वारा फीड किया जाता है, तो उनका उपयोग धीमी मुख्य मेमोरी की स्थिति को प्रतिबिंबित करने के लिए कैश के स्थान पर भी किया जा सकता है। संदर्भ की स्थानीयता के वही मुद्दे उपयोग की दक्षता के संबंध में लागू होते हैं; हालाँकि कुछ प्रणालियाँ स्ट्राइडेड डीएमए को आयताकार डेटा सेट तक पहुँचने की अनुमति देती हैं। एक और अंतर यह है कि स्क्रैचपैड को अनुप्रयोगों द्वारा स्पष्ट रूप से हेरफेर किया जाता है। वे रीयलटाइम अनुप्रयोगों के लिए उपयोगी हो सकते हैं, जहां कैश व्यवहार के कारण अनुमानित समय बाधित होता है।

स्क्रैचपैड का उपयोग मुख्यधारा के डेस्कटॉप प्रोसेसर में नहीं किया जाता है, जहां विरासत सॉफ़्टवेयर को पीढ़ी-दर-पीढ़ी चलाने के लिए व्यापकता की आवश्यकता होती है, जिसमें उपलब्ध ऑन-चिप मेमोरी का आकार बदल सकता है। इन्हें एम्बेडेड सिस्टम, विशेष प्रयोजन प्रोसेसर और खेल को शान्ति में बेहतर ढंग से लागू किया जाता है, जहां चिप्स को अक्सर एमपीएसओसी के रूप में निर्मित किया जाता है, और जहां सॉफ़्टवेयर को अक्सर एक हार्डवेयर कॉन्फ़िगरेशन में ट्यून किया जाता है।

उपयोग के उदाहरण

1975 के फेयरचाइल्ड F8 में स्क्रैचपैड के 64 बाइट्स थे।
TI-99/4A में टेक्सास इंस्ट्रूमेंट्स टीएमएस9900 के प्रोसेसर रजिस्टर वाले 16-बिट बस पर 256 बाइट्स स्क्रैचपैड मेमोरी है।^[2]
Cyrix 6x86 एक समर्पित स्क्रैचपैड को शामिल करने वाला एकमात्र x86-संगत डेस्कटॉप प्रोसेसर है।
सेगा के कंसोल में प्रयुक्त सुपरएच, स्क्रैचपैड के रूप में उपयोग के लिए कैशलाइन को मुख्य मेमोरी के बाहर किसी पते पर लॉक कर सकता है।
सोनी के PlayStation (कंसोल) के R3000 में L1 कैश के बजाय एक स्क्रैचपैड था। यहां सीपीयू स्टैक रखना संभव था, जो अस्थायी कार्यक्षेत्र उपयोग का एक उदाहरण है।
एडेप्टेवा|एडाप्टेवा के एपिफेनी समानांतर सह प्रोसेसर में प्रत्येक कोर के लिए स्थानीय-स्टोर की सुविधा होती है, जो एक चिप पर नेटवर्क से जुड़ा होता है, उनके और ऑफ-चिप लिंक (संभवतः डीआरएएम के लिए) के बीच डीएमए संभव होता है। आर्किटेक्चर सोनी के सेल के समान है, सिवाय इसके कि सभी कोर सीधे एक-दूसरे के स्क्रैचपैड को संबोधित कर सकते हैं, मानक लोड/स्टोर निर्देशों से नेटवर्क संदेश उत्पन्न कर सकते हैं।
सोनी के PS2 भावना इंजन में 16 किबिबाइट स्क्रैचपैड शामिल है, जिससे इसके जीएस और मुख्य मेमोरी में डीएमए ट्रांसफर जारी किया जा सकता है।
सेल (माइक्रोप्रोसेसर) के एसपीई पूरी तरह से उनके स्थानीय-स्टोर में काम करने तक ही सीमित हैं, मुख्य मेमोरी से/स्थानांतरण के लिए डीएमए पर और स्थानीय स्टोर के बीच, स्क्रैचपैड की तरह निर्भर होते हैं। इस संबंध में, एकाधिक कैश के बीच सुसंगतता की जांच और अद्यतन करने के लिए हार्डवेयर की कमी से अतिरिक्त लाभ प्राप्त होता है: डिज़ाइन इस धारणा का लाभ उठाता है कि प्रत्येक प्रोसेसर का कार्यक्षेत्र अलग और निजी है। यह उम्मीद की जाती है कि यह लाभ और अधिक ध्यान देने योग्य हो जाएगा क्योंकि भविष्य में कई-कोर प्रोसेसर की संख्या बढ़ जाएगी। फिर भी कुछ हार्डवेयर तर्कों के उन्मूलन के कारण, यदि एसपीई पर पूरा कार्य स्थानीय स्टोर में फिट नहीं हो पाता है, तो एसपीई पर अनुप्रयोगों के डेटा और निर्देशों को सॉफ्टवेयर के माध्यम से प्रबंधित किया जाना चाहिए।^[3]^[4]^[5]
कई अन्य प्रोसेसर L1 कैश लाइनों को लॉक करने की अनुमति देते हैं।
अधिकांश डिजिटल सिग्नल प्रोसेसर स्क्रैचपैड का उपयोग करते हैं। पिछले कई 3डी एक्सेलेरेटर और गेम कंसोल (पीएस2 सहित) ने शीर्ष परिवर्तन के लिए डीएसपी का उपयोग किया है। यह आधुनिक जीपीयू के स्ट्रीम-आधारित दृष्टिकोण से भिन्न है जो सीपीयू कैश के कार्यों के साथ अधिक समान है।
CUDA के तहत चलने वाला NVIDIA का GeForce 8800 GPU GPGPU कार्यों के लिए उपयोग किए जाने पर प्रति थ्रेड-बंडल 16 KB स्क्रैचपैड (NVIDIA इसे साझा मेमोरी कहता है) प्रदान करता है। स्क्रैचपैड का उपयोग बाद के NVIDIA Fermi आर्किटेक्चर (GeForce 400 श्रृंखला) में भी किया गया था।^[6]
Ageia की PhysX चिप में सेल के समान एक स्क्रैचपैड रैम शामिल है; इस विशिष्ट भौतिकी प्रसंस्करण इकाई का सिद्धांत यह है कि कैश पदानुक्रम सॉफ़्टवेयर प्रबंधित भौतिकी और टकराव गणनाओं की तुलना में कम उपयोग का है। इन यादों को भी बैंक में रखा जाता है और एक स्विच उनके बीच स्थानांतरण का प्रबंधन करता है।
इंटेल की नाइट्स लैंडिंग (माइक्रोआर्किटेक्चर) में 16 जीबी एमसीडीआरएएम है जिसे कैश, स्क्रैचपैड मेमोरी के रूप में कॉन्फ़िगर किया जा सकता है, या कुछ कैश और कुछ स्क्रैचपैड मेमोरी में विभाजित किया जा सकता है।
Movidius Myriad 2, एक दृष्टि प्रसंस्करण इकाई, एक बड़े मल्टीपोर्टेड साझा स्क्रैचपैड के साथ मल्टीकोर आर्किटेक्चर के रूप में व्यवस्थित है।
ग्राफ़कोर ने स्क्रैचपैड यादों के आधार पर एक ऐ त्वरक डिजाइन किया है^[7]

विकल्प

कैश नियंत्रण बनाम स्क्रैचपैड

पावरपीसी जैसे कुछ आर्किटेक्चर कैश नियंत्रण निर्देशों के उपयोग के माध्यम से कैशलाइन लॉकिंग या स्क्रैचपैड की आवश्यकता से बचने का प्रयास करते हैं। डेटा कैश ब्लॉक के साथ मेमोरी के एक क्षेत्र को चिह्नित करना: शून्य (एक लाइन आवंटित करना लेकिन इसकी सामग्री को मुख्य मेमोरी से लोड करने के बजाय शून्य पर सेट करना) और उपयोग के बाद इसे त्यागना ('डेटा कैश ब्लॉक: अमान्य', यह संकेत देता है कि मुख्य मेमोरी प्राप्त नहीं हुई है) कोई भी अद्यतन डेटा) कैश को स्क्रैचपैड के रूप में व्यवहार करने के लिए बनाया गया है। सामान्यता इस बात में रखी गई है कि ये संकेत हैं और अंतर्निहित हार्डवेयर वास्तविक कैश आकार की परवाह किए बिना सही ढंग से कार्य करेगा।

साझा एल2 बनाम सेल स्थानीय स्टोर

मल्टीकोर सेटअप में इंटरप्रोसेसर संचार के संबंध में, सेल के इंटर-लोकलस्टोर डीएमए और इंटेल कोर 2 डुओ या एक्सबॉक्स 360 के कस्टम पावरपीसी में साझा एल 2 कैश सेटअप के बीच समानताएं हैं: एल 2 कैश प्रोसेसर को उन परिणामों के बिना परिणाम साझा करने की अनुमति देता है मुख्य मेमोरी के प्रति प्रतिबद्ध होना। यह एक फायदा हो सकता है जहां एल्गोरिदम के लिए कार्यशील सेट संपूर्ण L2 कैश को शामिल करता है। हालाँकि, जब कोई प्रोग्राम इंटर-लोकलस्टोर डीएमए का लाभ उठाने के लिए लिखा जाता है, तो सेल को एक-दूसरे-लोकल-स्टोर का लाभ मिलता है, जो एकल प्रोसेसर के लिए निजी कार्यक्षेत्र और प्रोसेसर के बीच साझा करने के बिंदु दोनों के उद्देश्य को पूरा करता है; यानी, अन्य स्थानीय स्टोर एक प्रोसेसर से पारंपरिक चिप में साझा L2 कैश के समान देखे जाते हैं। ट्रेडऑफ़ सिंक्रनाइज़ेशन के लिए बफ़रिंग और प्रोग्रामिंग जटिलता में बर्बाद हुई मेमोरी का है, हालांकि यह पारंपरिक चिप में प्रीकैश किए गए पृष्ठों के समान होगा। जिन डोमेन में इस क्षमता का उपयोग प्रभावी है उनमें शामिल हैं:

पाइपलाइन प्रसंस्करण (जहां एक कार्य को छोटे टुकड़ों में विभाजित करके L1 कैश के आकार को बढ़ाने के समान प्रभाव प्राप्त होता है)
कार्य का संग्रह का विस्तार, उदाहरण के लिए, मर्ज सॉर्ट के लिए एक अच्छा स्थान जहां डेटा 8×256 केबी के भीतर फिट बैठता है
साझा कोड अपलोड करना, जैसे कोड का एक टुकड़ा एक एसपीयू में लोड करना, फिर मुख्य मेमोरी पर दोबारा असर पड़ने से बचने के लिए इसे वहां से दूसरे में कॉपी करना

एक पारंपरिक प्रोसेसर के लिए कैश-नियंत्रण निर्देशों के साथ समान लाभ प्राप्त करना संभव होगा, उदाहरण के लिए, एल2 को दरकिनार कर एल1 में प्रीफ़ेचिंग की अनुमति देना, या एक निष्कासन संकेत जो एल1 से एल2 में स्थानांतरण का संकेत देता है लेकिन मुख्य मेमोरी के लिए प्रतिबद्ध नहीं है; हालाँकि, वर्तमान में कोई भी सिस्टम इस क्षमता को प्रयोग करने योग्य रूप में प्रदान नहीं करता है और ऐसे निर्देशों को प्रत्येक कोर द्वारा उपयोग किए जाने वाले कैश क्षेत्रों के बीच डेटा के स्पष्ट हस्तांतरण को प्रतिबिंबित करना चाहिए।

यह भी देखें

सीपीयू कैश
गैर-समान मेमोरी एक्सेस
एमपीएसओसी

संदर्भ

↑ Steinke, Stefan; Lars Wehmeyer; Bo-Sik Lee; Peter Marwedel (2002). "ऊर्जा कटौती के लिए स्क्रैचपैड को प्रोग्राम और डेटा ऑब्जेक्ट असाइन करना" (PDF). University of Dortmund. Retrieved 3 October 2013.: "3.2 Scratchpad model .. The scratchpad memory uses software to control the location assignment of data."
↑ "The TI-99/4A internal architecture". www.unige.ch. Retrieved 2023-03-08.
↑ J. Lu, K. Bai, A. Shrivastava, "SSDM: Smart Stack Data Management for Software Managed Multicores (SMMs)", Design Automation Conference (DAC), June 2–6, 2013
↑ K. Bai, A. Shrivastava, "Automatic and Efficient Heap Data Management for Limited Local Memory Multicore Architectures", Design Automation and Test in Europe (DATE), 2013
↑ K. Bai, J. Lu, A. Shrivastava, B. Holton, "CMSM: An Efficient and Effective Code Management for Software Managed Multicores", CODES+ISSS, 2013
↑ Patterson, David (September 30, 2009). "The Top 10 Innovations in the New NVIDIA Fermi Architecture, and the Top 3 Next Challenges" (PDF). Parallel Computing Research Laboratory & NVIDIA. Retrieved 3 October 2013.
↑ Jia, Zhe; Tillman, Blake; Maggioni, Marco; Scarpazza, Daniele P. (December 7, 2019). माइक्रोबेंचमार्किंग के माध्यम से ग्राफकोर आईपीयू आर्किटेक्चर का विच्छेदन (PDF) (Technical report). Citadel Enterprise Americas, LLC. arXiv:1912.03413.

बाहरी संबंध

Rajeshwari Banakar, Scratchpad Memory : A Design Alternative for Cache. On-chip memory in Embedded Systems // CODES'02. May 6–8, 2002

[1] Some older systems used a hidden part of main storage, referred to as bump storage, as scratchpad. In other systems, e.g., UNIVAC 1107, all addressable registers were held in scratchpad.

[2] Steinke, Stefan; Lars Wehmeyer; Bo-Sik Lee; Peter Marwedel (2002). "ऊर्जा कटौती के लिए स्क्रैचपैड को प्रोग्राम और डेटा ऑब्जेक्ट असाइन करना" (PDF). University of Dortmund. Retrieved 3 October 2013.: "3.2 Scratchpad model .. The scratchpad memory uses software to control the location assignment of data."

[3] "The TI-99/4A internal architecture". www.unige.ch. Retrieved 2023-03-08.

[4] J. Lu, K. Bai, A. Shrivastava, "SSDM: Smart Stack Data Management for Software Managed Multicores (SMMs)", Design Automation Conference (DAC), June 2–6, 2013

[5] K. Bai, A. Shrivastava, "Automatic and Efficient Heap Data Management for Limited Local Memory Multicore Architectures", Design Automation and Test in Europe (DATE), 2013

[6] K. Bai, J. Lu, A. Shrivastava, B. Holton, "CMSM: An Efficient and Effective Code Management for Software Managed Multicores", CODES+ISSS, 2013

[7] Patterson, David (September 30, 2009). "The Top 10 Innovations in the New NVIDIA Fermi Architecture, and the Top 3 Next Challenges" (PDF). Parallel Computing Research Laboratory & NVIDIA. Retrieved 3 October 2013.

[8] Jia, Zhe; Tillman, Blake; Maggioni, Marco; Scarpazza, Daniele P. (December 7, 2019). माइक्रोबेंचमार्किंग के माध्यम से ग्राफकोर आईपीयू आर्किटेक्चर का विच्छेदन (PDF) (Technical report). Citadel Enterprise Americas, LLC. arXiv:1912.03413.

[lower-alpha 1]

[1]

[2]

[3]

[4]

[5]

[6]

[7]

स्क्रैचपैड मेमोरी

Contents