पता निर्माण इकाई

From alpha
Jump to navigation Jump to search

इंटेल के नेहलेम (माइक्रोआर्किटेक्चर) माइक्रोआर्किटेक्चर में सीपीयू के आरक्षण स्टेशन के पीछे कई एजीयू शामिल हैं।

एड्रेस जनरेशन यूनिट (AGU), जिसे कभी-कभी एड्रेस कंप्यूटेशन यूनिट (ACU) भी कहा जाता है,[1] केंद्रीय प्रसंस्करण इकाइयों (सीपीयू) के अंदर एक निष्पादन इकाई है जो मुख्य मेमोरी तक पहुँचने के लिए सीपीयू द्वारा उपयोग किए जाने वाले स्मृति पता की गणना करता है। सीपीयू के बाकी हिस्सों के साथ समानांतर में संचालित होने वाली अलग-अलग सर्किट्री द्वारा पता गणनाओं को संभालने से, विभिन्न मशीन निर्देशों को निष्पादित करने के लिए आवश्यक सीपीयू चक्रों की संख्या कम हो सकती है, जिससे प्रदर्शन में सुधार होता है।[2][3]

विभिन्न ऑपरेशन करते समय, CPU को मेमोरी से डेटा लाने के लिए आवश्यक मेमोरी एड्रेस की गणना करने की आवश्यकता होती है; उदाहरण के लिए, सरणी तत्वों की इन-मेमोरी स्थिति की गणना की जानी चाहिए, इससे पहले कि सीपीयू वास्तविक मेमोरी स्थानों से डेटा प्राप्त कर सके। उन पता-पीढ़ी की गणनाओं में विभिन्न पूर्णांक अंकगणितीय संचालन शामिल होते हैं, जैसे कि जोड़, घटाव, मॉड्यूलो संचालन या बिट बदलाव। अक्सर, मेमोरी एड्रेस की गणना में एक से अधिक सामान्य-उद्देश्य मशीन निर्देश शामिल होते हैं, जो जरूरी नहीं कि निर्देश चक्र जल्दी हो। एक एजीयू को एक सीपीयू डिजाइन में शामिल करके, एजीयू का उपयोग करने वाले विशेष निर्देशों को पेश करने के साथ, विभिन्न पता-पीढ़ी गणनाओं को शेष सीपीयू से लोड किया जा सकता है, और अक्सर एक ही सीपीयू चक्र में जल्दी से निष्पादित किया जा सकता है।[2][3]

एक एजीयू की क्षमताएं एक विशेष सीपीयू और उसके कंप्यूटर आर्किटेक्चर पर निर्भर करती हैं। इस प्रकार, कुछ एजीयू अधिक एड्रेस-कैलकुलेशन ऑपरेशंस को लागू और उजागर करते हैं, जबकि कुछ में अधिक उन्नत विशेष निर्देश भी शामिल होते हैं जो एक समय में कई ओपेरंड पर काम कर सकते हैं।[2][3] इसके अलावा, कुछ सीपीयू आर्किटेक्चर में कई एजीयू शामिल हैं, इसलिए एक से अधिक एड्रेस-कैलकुलेशन ऑपरेशन को एक साथ निष्पादित किया जा सकता है, उन्नत सीपीयू डिजाइनों की superscalar प्रकृति पर पूंजीकरण करके और प्रदर्शन में सुधार लाया जा सकता है। उदाहरण के लिए, इंटेल अपने [[सैंडी ब्रिज (microआर्किटेक्चर)]] और हैसवेल (माइक्रोआर्किटेक्चर) माइक्रोआर्किटेक्चर में कई एजीयू को शामिल करता है, जो सीपीयू मेमोरी सबसिस्टम की बैंडविड्थ को कई मेमोरी-एक्सेस निर्देशों को समानांतर में निष्पादित करने की अनुमति देकर बढ़ाता है।[4][5][6]


यह भी देखें

  • अंकगणितीय तर्क इकाई (एएलयू) – एक डिजिटल सर्किट जो पूर्णांक बाइनरी नंबरों पर अंकगणितीय और बिटवाइज़ तार्किक संचालन करता है
  • फ्लोटिंग-पॉइंट यूनिट (FPU)  – ALU के समान लेकिन फ़्लोटिंग-पॉइंट अंकगणितीय | फ़्लोटिंग-पॉइंट नंबरों के लिए
  • लोड-स्टोर इकाई
  • बुलडोजर (माइक्रोआर्किटेक्चर) – एक और सीपीयू माइक्रोआर्किटेक्चर जिसमें एएमडी द्वारा विकसित कई एजीयू शामिल हैं
  • नाम बदलने का पंजीकरण करें – एक तकनीक जो सीपीयू रजिस्टरों का पुन: उपयोग करती है और प्रोग्राम संचालन के अनावश्यक क्रमांकन से बचती है
  • आरक्षण स्टेशन – एक सीपीयू सुविधा जो सीपीयू रजिस्टरों को बायपास करते समय विभिन्न परिचालनों के परिणामों का उपयोग करने की अनुमति देती है
  • निष्पादन इकाई

संदर्भ

  1. Cornelis Van Berkel; Patrick Meuwissen (January 12, 2006). "Address generation unit for a processor (US 2006010255 A1 patent application)". google.com. Retrieved December 8, 2014.
  2. 2.0 2.1 2.2 "Chapter 4: Address Generation Unit (DSP56300 Family Manual)" (PDF). ecee.colorado.edu. September 16, 1999. Retrieved December 8, 2014.
  3. 3.0 3.1 3.2 Darek Mihocka (December 27, 2000). "Pentium 4: Round 1 – Intel blows the lead". emulators.com. Retrieved December 8, 2014.
  4. David Kanter (September 25, 2010). "Intel's Sandy Bridge Microarchitecture: Memory Subsystem". realworldtech.com. Retrieved December 8, 2014.
  5. David Kanter (November 13, 2012). "Intel's Haswell CPU Microarchitecture: Haswell Memory Hierarchy". realworldtech.com. Retrieved December 8, 2014.
  6. Per Hammarlund (August 2013). "Fourth-Generation Intel Core Processor, codenamed Haswell" (PDF). hotchips.org. p. 25. Retrieved December 8, 2014.


बाहरी संबंध